基于分布估计算法的组合电路测试生成

基于遗传算法生成的测试矢量集的故障覆盖率要低于确定性方法．本文分析指出造成这种现象的一个可能原因在于，组合电路测试生成过程中存在高阶、长距离模式，从而导致遗传算法容易陷人局部极值或早熟收敛．为此，本文首次提出使用分布估计算法生成测试矢量．该方法使用联合概率分布捕捉电路主输人之间的关联性。从而避免了高阶、长距离模式对算法的影响，缓解了算法早熟收敛问题．针对ISCAS-85国际标准组合电路集的实验结果表明，该方法能够获得较高的故障覆盖率．     

基于蚂蚁算法和遗传算法的时序电路测试生成

为提高时序电路的测试生成效率,该文提出一种新的基于蚂蚁算法和遗传算法的时序电路测试矢量生成算法.针对国际标准时序电路的实验结果表明,该交叉算法既充分发挥了两种算法的优点,又克服了各自的缺点,与其它同类测试生成算法相比,获得了较好的故障覆盖率和测试集.说明采用蚂蚁算法和遗传算法的交叉算法是成功的.     

边界扫描测试的自适应完备诊断算法的优化

IEEE1149.1边界扫描机制是一种新型的VLSI电路测试及可测性设计方法，在边界扫描测试过程中生成合理的测试向量集是有效应用边界扫描机制对电路系统进行测试的关键。在分析传统边界扫描测试生成算法和W步、C步自适应测试生成算法的基础上，提出了一种改近的自适应测试生成算法。实验表明该算法具有完备的诊断能力和紧凑性指标较低的优点，是一种性能优良的完备测试生成算法。     

基于改进遗传算法的无线传感器网络路由协议生成系统研究

无线传感器网络路由协议自动化生成技术是无线传感器网络自动化组网的重要组成部分,为了进一步提高无线传感器网络路由协议自动生成质量和效率,在建立无线传感器网络路由协议自动生成模型的基础上融入一种改进的遗传算法,该算法通过引进自适应交叉算子和变异算子把模拟退火算法融入其中,很大程度上扩大了测试数据搜索生成范围,一定程度上克服了遗传算法的早熟收敛现象。在上述工作的基础上,提出把无线传感器网络路由协议自动生成算法封装为动态链接库(.dll)供系统调用,采用B/S架构,MVC开发模式,ASP.NET语言等技术设计并实现了一款基于改进遗传算法的无线传感器网络路由协议自动生成系统并进行性能测试,测试结果表明系统运行稳定,在无线传感器网络路由协议自动生成质量和效率方面满足要求。     

基于改进遗传算法的测试用例生成

在软件测试中,测试用例生成是软件测试中的关键技术问题,对于软件测试的自动化有着重要影响。为了提高测试用例生成的效率,文中提出了一种用于测试用例生成的改进算法。该算法引入了自适应算子和禁忌搜索思想,将自适应遗传算法和禁忌搜索有机结合,充分发挥遗传算法的全局搜索和禁忌搜索算法局部搜索优势,提高了测试数据的生成能力。实验结果表明,该算法在测试数据自动生成的效率和有效性方面,均优于自适应遗传算法。     

基于自适应遗传算法的无线激光通信网络负载均衡成簇算法

由于无线激光通信网络吞吐量低、节点传输延时高和存在分组丢失率多等问题，提出基于自适应遗传算法的无线激光通信网络负载均衡成簇算法。利用AGCH算法对无线激光通信网络节点进行分组和成簇，从中取得簇头节点，构建资源调度模型，利用该模型对簇头节点中的资源进行分配调度，采用自适应遗传算法对建立的模型进行求解，以此提升无线激光通信网络负载均衡效果，实现无线激光通信网络负载均衡。实验结果表明，通过对该算法进行网络吞吐量测试、节点传输延时测试和分组丢失率测试，验证了该算法的有效性强、实用性高。     

基于遗传算法的UML活动图测试用例优化研究

测试用例的选择在软件测试中十分重要,良好的测试用例可以减少时间和资源的使用,因此提出了一种基于遗传算法的UML活动图自动生成测试用例的算法。通过建立UML活动图模型,将活动图转换为有向图,然后采用深度优先搜索方法获得测试路径,应用遗传算法优化得到测试路径。该算法可以提供优先需要测试的路径,用于自动生成高质量的测试用例,提高测试任务的工作效率。     

COPART:一种面向约束条件的自适应软硬件划分算法

本文介绍一种将自适应算法、遗传算法和列表调度算法结合起来应用于软硬件划分问题的算法COPARTART，并提出了一种基于约束条件的开销系数自适应调整方法，该方法所获得的划分结果能够良好体现设计目标。     

遗传算法的改进及其在电力系统无功优化中的应用

针对无功优化的动态、多目标、多约束以及非线性特点,提出了基于简单遗传算法的改进算法,在简单遗传算法的基础上,添加了自适应控制和适应度排序思想,并对算法终止准则进行了改进。以IEEE14节点标准测试系统为例对该算法进行了有效性验证。仿真结果表明,该方法对电力系统的无功优化效果良好。     

基于遗传算法的测试用例自动生成方法研究

软件测试是保证软件质量的一种有效手段,然而业内目前仍以人工测试为主。为了提高软件测试的自动化程度和测试效率,文章主要对软件测试用例的自动生成方法进行研究。在文章中以遗传算法为基本原理,论述了改进的"双种群自适应遗传算法"。该算法对发现种群的选择策略进行了优化,使软件测试过程趋于自动化,以缩短软件的开发周期。     

Test‐Generation‐Based Fault Detection in Analog VLSI Circuits Using Neural Networks

In this paper, we propose a novel test methodology for the detection of catastrophic and parametric faults present in analog very large scale integration circuits. An automatic test pattern generation algorithm is proposed to generate piece‐wise linear (PWL) stimulus using wavelets and a genetic algorithm. The PWL stimulus generated by the test algorithm is used as a test stimulus to the circuit under test. Faults are injected to the circuit under test and the wavelet coefficients obtained from the output response of the circuit. These coefficients are used to train the neural network for fault detection. The proposed method is validated with two IEEE benchmark circuits, namely, an operational amplifier and a state variable filter. This method gives 100% fault coverage for both catastrophic and parametric faults in these circuits.     

基于测试向量中不确定位的漏电流优化技术

众所周知,CMOS电路测试时由漏电流引起的漏电流功耗在测试功耗中处于重要地位.降低测试时的漏电流对于延长需要周期性自测试的便携式系统电池寿命、提高测试的可靠性和降低测试成本都至关重要.文章首先分析了漏电流的组成,和与之相关的晶体管的堆栈效应.然后,我们提出了一种基于测试向量中不确定位(X位)、使用遗传算法优化集成电路测试时漏电流的方法.实验结果证明在组合电路和时序电路测试中该方法能够在不影响故障覆盖率的条件下,有效优化测试时电路的漏电流.     

一种基于存储器故障原语的March测试算法研究

研究高效率的系统故障测试算法,建立有效的嵌入式存储器测试方法,对提高芯片良品率、降低芯片生产成本,具有十分重要的意义.从存储器基本故障原语测试出发,在研究MarchLR算法的基础上,提出March LSC新算法.该算法可测试现实的连接性故障,对目前存储器的单一单元故障及耦合故障覆盖率提升到100%.采用March LSC算法,实现了内建自测试电路(MBIST).仿真实验表明,March LSC算法能很好地测试出嵌入式存储器故障,满足技术要求.研究结果具有重要的应用参考价值.     

基于蚁群算法的测试集优化

电路集成度和复杂度的不断增加使电路故障诊断变得愈加困难.其中,测试集优化问题是电路故障诊断的关键问题之一.本文以新颖的蚁群算法为基础,较好地解决了测试集的优化问题,并通过实验证明了该算法的良好性能.     

一种基于神经网络的组合电路测试生成算法

介绍了一种基于神经网络的组合电路测试生成算法。利用Hopfield神经网络模型将组合电路表示成对应的神经网络,通过建立被测电路的约束网络,构造神经网络的能量函数,使组合电路的测试矢量对应神经网络能量函数的最小值点,使得测试生成问题数学化,并使用遗传算法求解能量函数的最小值点得到故障电路的测试矢量。通过在一些标准电路的实验表明,该测试生成算法有效可行。     

A novel method for fault diagnosis of analog circuits based on WP and GPNN

A novel method for fault diagnosis of analog circuits with tolerance based on wavelet packet (WP) decomposition and probabilistic neural networks using genetic algorithm (GPNN) is proposed in this paper. The fault feature vectors are extracted after feasible domains on the basis of WP decomposition of responses of a circuit being solved. Then by fusing various uncertain factors into probabilistic operations, GPNN methods to diagnose faults are proposed whose parameters and structure obtained form genetic optimisations resulting in best detection of faults. Finally, simulations indicated that GPNN classifiers are correct 7% more than BPNN of the test data associated with our sample circuits.     

Transitional gate delay detection for combinational circuits usinga genetic algorithm

The authors present a new technique for the generation of test vector-pairs that detect both delay and single stuck-at-fault conditions in digital logic circuits. A genetic algorithm (GA), is used to pursue and extract efficient tests from a complex search space. Results obtained for the ISCAS 1985 benchmark circuits compare favourably with the results of other researchers, even when the genetic system considers both delay and single stuck-at-fault models     

PMGA and its application in area and power optimization for ternary FPRM circuit

Based on the research of population migration algorithms (PMAs), a population migration genetic algorithm (PMGA) is proposed, combining a PMA with a genetic algorithm. A scheme of area and power optimization for a ternary FPRM circuit is proposed by using the PMGA. Firstly, according to the ternary FPRM logic function expression, area and power estimation models are established. Secondly, the PMGA is used to search for the best area and power polarity. Finally, 10 MCNC Benchmark circuits are used to verify the effectiveness of the proposed method. The results show that the ternary FPRM circuits optimized by the PMGA saved 13.33% area and 20.00% power on average than the corresponding FPRM circuits optimized by a whole annealing genetic algorithm.     

时序电路测试生成新算法研究

为解决同步时序电路的测试难题,提高时序电路测试生成效率,进行了时序电路测试生成算法的研究,将粒子群优化算法应用在时序电路的测试生成中。为验证PSO算法性能,首先将其用于函数优化,能获得较好的优化结果。之后建立自动测试生成离散粒子群速度—位置模型,针对国际标准时序电路的验证结果表明,与同类算法相比,该算法可以获得较高的故障覆盖率和较小的测试矢量集。