一种采用自适应增量调制的DFT新结构

本文提出了一种采用ADM(自适应增量调制)的DFT新结构,该结构硬件实现简单,无乘法及成本低,与基于LDM(线性增量调制的)的DFT结构相比,大大提高了信号功率的动态范围。对于某个确定的采样率系数K=f_s/2f_m(f_s是采样率,f_m是信号的带宽),只要使得量化噪声(散粒噪声和斜率过载噪声)达到最小,便能得到最佳步长。由于ADM的噪声难于精确计算,我们可以用它的平均步长来代替LDM的步长,因而用LDM的信噪比来估计ADM的信噪比,由此,推导了一个通过LDM的步长来计算ADM的步长的公式,这样就可以得到最佳步长。对于带限高斯信号进行计算机模拟的结果表明其性能接近于理论分析。与基于LDM的DFT硬件实现相似,在浮点运算中,除了ROM,加法器和其它辅助电路外,增加了一个移位寄存器,以便随着步长的变化来控制系数。     

LTE上行DFT硬件加速器的设计

针对LTE上行链路离散傅里叶变换（DFT）预编码的多模式需求,提出了一种基于ASIC的 DFT硬件电路实现方案。采用基于WFTA算法的基4/2/5/3蝶形运算单元实现35种长度的DFT运算,采用二维缓存结构实现蝶形单元流水处理。在200 MHz时钟频率、SMIC 40 nm工艺条件下,硬件电路面积为0.87 mm2,功耗为12.5 mW。仿真与综合结果表明,文中设计的DFT硬件加速器具有运算速度快、存储资源占用少的优点,适合于LTE工程应用。     

实离散富里哀变换

实离散富里哀变换(RDFT)相应于采样周期信号的富里哀级数,它具有采样了的周期频率响应,正如离散富里哀变换(DFT)相应于同样类型信号的复富里哀级数一样。在 Pearl 测度的意义上,对各种信号,RDFT 在数据压缩和滤波方面与 DFT 相比具有更好的性能,RDFT 的 Pearl 测度比 DFT 的 Pearl 测度小△ω由于运算次数减少,正反变换可以用同样的信号流图实现,从而简化了硬件和软件的设计.与 DFT相比,RDFT 在实数卷积方面也具有更好的性能.     

宽带数字下变频的一种高效实现结构

宽带数字接收系统要以大的调谐带宽截获窄带信号,要求数字下变频器具有高的数据率和快的调谐时间,现有的商用数字下变频器不能满足这些要求。本文提出一种高效实现结构,综合利用DFT滤波器的灵活性和多相滤波的高效性,按照先抽取数据,再低通滤波、混频的顺序,较好地解决了硬件速度和高速数据流不匹配的问题。计算机模拟结果证明了处理结构的有效性。     

降低峰均值比的时域交织分割PTS算法及分析

本文根据交织分割部分传输序列(IPTS)的特点,利用具有周期结构的序列DFT的性质,提出基于时域的IPTS算法;同时,将其和常规PTS算法、选择映射算法(SLM)及基于时域循环卷积的PAPR降低算法(TCM)的计算量、性能等进行比较和分析.仿真实验和分析说明本文方法能降低常规IPTS算法的运算量,同时以较小的运算量达到常规相邻分割PTS(APTS)算法的性能.     

一种双正弦信号的快速频率测量方法

信号频率测量在雷达信号处理中起到重要的作用。基于DFT和自相关理论,该文提出了一种双正弦信号频率的快速估计方法。该方法先用DFT估计其中一个频率及其幅度,以此频率对信号解调并对消该频率成分,最后利用自相关理论估计信号的频差。计算机模拟证实了方法具有精度高、测频速率快的特点。     

基于脉动结构和折叠技术的可变长DFT核心运算模块实现

为了达到降低传统DFT硬件资源开销的目的,本文提出了一种基于循环卷积算法结合脉动结构与折叠技术的用于可变长DFT核心运算模块的设计方法及其实现,并通过对实例的仿真和性能分析,证明了基于脉动结构和折叠技术的可变长DFT核心模块的可行性与设计方案的有效性。     

基于采样和滤波的线性调制解调方法

文章在分析了常规的调制解调信号的频谱之后,提出了一种基于采样和数字滤波的方法,与常规的基于模拟乘法器电路和模拟滤波器的调制解调方法相比,这种方法不仅很大地降低了信号的失真,而且便于DSP计算和计算机处理;在无线通信中,还可大大降低发射机和接收机的功率。     

一种基于高阶近似核DFT的快速实现算法

理论分析优化近似核和基2DIT—FFT结构,提出并实现了一种高阶近似核DFT的快速算法。算法基于高阶近似核,无需三角运算实现FFT并提高了动态范围,基于DIT—FFT算法对DFT进行分解和蝶形运算,有效减少了运算量。理论分析和实验结果验证了方法的有效性,DSP硬件验证了算法的快速性。算法简单且具有广泛的适用性。     

基于FPGA的快速傅里叶变换FFT处理器设计

FFT是DFT的快速算法,广泛应用于语音处理、数字通信、计算机等领域。该设计基于FPGA实现,采用基2时域抽取FFT算法,以倒序输入,顺序输出的方法实现字长为12位的256点FFT变换,将蝶形运算单元设计成为一种只需3个时钟周期就能进行一次蝶形运算的特殊结构,使蝶形运算的时间大大缩减。在系统仿真时以两个正弦波的叠加信号为测试信号,在Modelsim中进行仿真,验证设计的正确性。     

A NEW IMEMENTATION FOR DFT BASED ON DELTA MODULATION

This paper proposes a new implementation for DFT based on delta modulation which isdifferent from the conventional PCM implementation.The hardware structure of the method is multiplier-free,simple and low in cost.Theoretical analyses show that its SNR can approach conventional one's,forinstance,FFT.Computer simulations demonstrate that for deterministic signals,the results agree withtheoretical analyses.For handlimited Gaussian signals,we can still get results similar to the conventionalDFT's if selecting the step size suitably.A hardware structure which simply consists of ROM,an adder andother auxiliary circuits is also given.     

A new implementation for DFT based on delta modulation

This paper proposes a new implementation for DFT based on delta modulation which is different from the conventional PCM implementation. The hardware structure of the method is multiplier-free, simple and low in cost. Theoretical analyses show that its SNR can approach conventional one's, for instance, FFT. Computer simulations demonstrate that for deterministic signals, the results agree with theoretical analyses. For bandlimited Gaussian signals, we can still get results similar to the conventional DFT's if selecting the step size suitably. A hardware structure which simply consists of ROM, an adder and other auxiliary circuits is also given. This Project is supported by the National Natural Science Fundation of China.     

全相位DFT数字滤波器的一种等价结构

本文根据[1]中提出的全相位DFT数字滤波器的理论,导出了一种新型的频域网络结构。对于相同长度和频率响应的滤波器,该结构与[1]中的方案滤波效果相同,但运算量只有[1]的一半,硬件实现简单。由于可以直接得到梯度向量,因此可应用于自适应滤波领域,实验证明,它比传统的频域自适应滤波器具有更好的性能。     

基于FPGA的24点离散傅里叶变换结构设计

基于Good—Thomas映射算法和ISE快速傅里叶变换IP核,设计了一种易于FPGA实现的24点离散傅里叶变换,所设计的24点DFF模块采用流水线结构,主要由3个8点FFT模块和1个3点DFT模块级联而成。并且两级运算之间不需要旋转因子,整个DFF模块仅仅需要14个实数乘法器,布局布线后仿真工作时钟频率可达200MHz。首先根据Good—Thomas算法将并行的24路输入信号分成3组,每组8路信号,并进行并／串转换,得到3路串行信号;其次。将3路串行信号分别输入至3个FFrIP核模块进行8点FFT运算;然后,将上述3个FFrIP核模块同一时刻输出的3路信号进行3点DFF变换;最后,将得到的3路并行输出信号分别进行串／并转换,得到24路DFF输出信号。此外,设计的24点DFT结构还具有很好的扩展性,通过修改FFTIP核变换点数参数便可实现长度N=3×2^N点DFT。     

GPS信号快速捕获算法及FPGA实现流程设计

针对GPS信号快速捕获的技术实现问题,提出了一种基于循环相关的快速捕获算法。详细分析了本地C／A码采样过程,阐述了中频信号的重采样技术,给出了快速捕获算法的FPGA实现架构,并进行了仿真实验。仿真结果表明,在信号功率为-130dB左右时,系统能捕获到GPS信号,并可明显节省系统硬件开销。     

滑动DFT在宽带数字接收机中的应用

提出了一种基于滑动DFF的数字信道化接收机的结构设计。滑动DFF算法利用前一组DFF结果仅需少量运算即可得到新一组值，因此可以达到较高的运算速度，并节省运算单元，易于硬件实现。在DFF后增加了频域卷积，以减小频谱泄漏的影响。该接收机方案基于时频分析的思路，对各信道输出数据进行聚类处理，以实现对宽带信号的截获，仿真结果验证了该结构的有效性。     

Trigonometric polynomial interpolation for timing recovery

In an all-digital timing-adjustment system for digital modems, interpolation can be employed to recover samples that are synchronous with the data symbols. In this paper, a novel interpolation method is described for such systems. Instead of approximating a continuous-time signal with a conventional (algebraic) polynomial and computing the synchronized samples using a Farrow structure, a trigonometric polynomial is employed. It is demonstrated that this approach produces a particularly simple implementation structure, reduces computational delay and, for practical signals, can improve the interpolation performance. Moreover, to recover a synchronized sample from existing samples, given a timing offset, it is shown that the method can be optimized such that a recovered sample's interpolation error is minimized for that specific timing offset value. The input signal's spectrum is also taken into account. Simulation results indicate that the method can achieve the best performance among all state-of-the-art methods tested. In addition, the optimal interpolator can be implemented without increased hardware requirements.     

随机测量条件下的循环自相关函数无网格估计

利用循环平稳特性对通信信号进行参数估计是一种常用的处理方法。由于通信信号在循环频率域具有稀疏特性,可以利用随机测量有效降低采样处理的数据量,减轻硬件负荷,并基于压缩采样值进行信号参数估计。然而,在稀疏建模时通常将连续的信号参数空间划分为有限数量的均匀网格,引起基不匹配问题,使得信号在某个假定的离散变换基(傅里叶基、小波基等)下并不稀疏,从而严重影响信号参数估计精确度。为解决这个问题,本文利用原子范数描述循环频率域的连续性和稀疏性,提出一种随机测量条件下的高精确度循环自相关函数无网格估计方法。仿真实验表明,这种无网格估计方法能够有效降低循环自相关函数的估计误差。     

基于PCI的视频信号发生器的实现方法

提出了一种基于PCI总线的视频图像数据发送系统的设计和实现方法.主要介绍系统的硬件实现方法和软件的实现流程.该系统利用PLX9054作为PCI的接口芯片,用FPGA实现9054PCI 接口芯片与发送系统总线之间的控制,D/A转换芯片完成同步信号和视频图像数据的组合,并转换成模拟视频信号,作为发送系统的输出.该系统为图像跟踪与识别系统提供一个定量的性能测试设备.