混沌数码防伪技术研究与应用

基于混沌密码技术,提出并完善了一种混沌密码数码防伪技术,以解决数码防伪技术长期面临的技术难题.研究一种混沌加密算法以生成商品防伪码和验证码,并提出一种支持多种查询方式多次查询验证的"双向验证"算法,形成并优化了"双标双码、双向验证"防伪工作机制;同时构建了一套既可现场识别又可通过电话、短信、网络(Internet、WAP)查询验证的全方位数码防伪系统,实现了防伪查询智能鉴别,以此证明所提数码防伪技术的有效性和可靠性.     

混沌密码技术在数码防伪中的应用研究

研究了混沌密码技术在数码防伪中的应用。基于混沌密码技术,文中提出了一种新型的混沌密码加解密算法,形成了"双标双码、双向验证"的混沌数码防伪技术,构建了一套可通过短信、网络(Internet、WAP)或现场识别仪查询验证的混沌数码防伪系统,以此验证混沌密码技术在数码防伪领域中应用的有效性和可靠性。     

基于混沌的短信数码防伪追溯系统设计

将数码防伪技术和追溯技术相结合,利用混沌信号的特性,研究提出了一种生成防伪追溯二维码的混沌密码加密算法,设计并实现了一套基于混沌的“一键式”短信数码防伪追溯系统,可同时实现商品的真伪鉴别和透明化跟踪溯源,系统测试表明该系统防伪追溯效果好且方便实用,适合推广.     

基于混沌映射的数码防伪技术研究

提出了一种基于混沌映射的数码防伪的加密算法.在加密的过程中,选用结构相对简单且生成序列相对复杂的正弦混沌映射和Chebyshev映射.对两个混沌映射进行敏感性和随机性测试,得出两个混沌映射具有良好的密码学特性,并验证得出该加密系统具有良好的加密性能.应用该混沌系统进行加密,提高了算法的复杂度,增大了密钥空间,提高了破译难度,使商品在市场流通的过程中具有更强的防伪性能.     

“移动梦网”有了安全防护伞

本刊讯（记者乔桶）近日,鸿联九五信息产业股份有限公司成功研制开发出“移动数码防伪系统”,一举成为中国“移动梦网计划”的头匹黑马,在业养引起强烈轰动。 通过由目前国际领先的加密算注和二元防伪手段独立生成的防伪标识密码,利用覆盖全球的 通信网络,采取直观的移动短信息查询方式,３秒钟即可实现鉴别产品真伪的目的。极高的保密性能、每个系统１０００亿条密码的系统容量、可同时容纳数千人随时随地查询、查询费仅０．１０元等特点,使该系统完全站在使用者的角度上,克服传统防伪系统查询方式单一、费用昂贵、存贮容量小等缺陷…     

一种税控密码算法核验卡的设计与实现

针对我国税控领域中发票数据的防伪问题,设计了一种税控密码算法核验卡.此卡以FPGA为控制核心,通过PCI总线内置于税控服务器中.核验卡通过状态机控制税控密码算法芯片SSX12-A高效运行,对发票数据防伪码进行核验;另外利用PCI接口芯片实现了数据的快速传输.该卡应用于税控行业,在8片SSX12-A并行工作的情况下,核验票据防伪码的速度可达1167次/秒,有效提供了发票数据的防伪措施.     

基于双重混沌映射的数码防伪技术研究

提出了一种基于双重混沌映射系统对商品的生产号进行数字加密的加密算法.在加密的过程中用二维lo-gistic映射和Henon映射联合对商品的生产号进行加密,得到商品的防伪码,并对双重混沌映射的性能进行了分析,利用双重混沌系统的伪随机性、初值敏感性、遍历性等所特有的性质,得出双重混沌映射具有良好的密码学特性,提高了算法的复杂度,增大了算法的密钥空间,增加了破译的难度,使商品在流通的过程中具有更强的防伪性能.     

面向无线传感器网络的混沌加密与消息鉴别算法

针对数字混沌密码无法直接在轻量的传感节点上实现,介绍了一种基于整数型混沌映射的轻量级分组加密算法,并提出一种新型的消息鉴别码方案,具有输出长度可变、混沌序列复合安全等特点,最后实现了一个完整的无线传感网数据安全传输应用方案,并在Mica2节点上给出性能分析。实验表明该方案对无线传感网具有更高的实用性。     

基于混沌序列的光码分多址系统性能分析

针对光码分多址系统对地址码的要求,通过改进的Tent映射产生混沌扩频序列,将序列作为系统中的用户地址码;搭建光码分多址系统,分析混沌码与素数码相比下的系统性能.结果表明,产生的混沌序列有良好的相关性和初值敏感性,可以有效抑制系统的多址干扰并增强系统安全性;在2.5 Gb/s的传输速率下,使用混沌序列码的光码分多址系统较素数码系统最小误码率提高1～3个数量级;同时较传统光正交码的系统误码率性能也可提高1～2个数量级.     

对两个基于混沌的序列密码算法的分析

本文指出"混沌非线性反馈密码序列的理论设计和有限精度实现"和"一类新型混沌反馈密码序列的理论设计"两文基于混沌设计的两个序列密码算法产生的乱数序列的前若干值对密钥的变化并不敏感,据此在已知混沌变换的条件下,可以利用已知明文采取先攻击高位密钥再攻击低位密钥的方法对这两个密码算法进行分割攻击.本文还提出了在正确密钥的分布已知条件下使平均计算复杂性达到最小的穷举攻击算法,并将它与分割攻击方法结合,提出了对上述两个密码算法的优化分割攻击方案,并分析了这两个攻击方案的计算复杂性和成功率.     

一种用于CDMA系统的混沌多值数字序列及其性能

 本文针对CDMA系统对地址码的要求,综合混沌模拟序列和混沌二值序列的优点,提出了一种新地址码——混沌多值数字序列,给出了这种码的生成方法,并通过性能分析显示了它作为CDMA地址码的可行性及优越性.     

数字混沌序列在DSSS通信中的误码率仿真

为了将数字混沌序列直接应用到现有的数字通信系统中,论文分析了混沌序列的伪噪声特性,介绍了实值混沌序列的量化方法,仿真了数字混沌序列的性能,最后对基于数字混沌序列的DSSS通信系统进行了仿真。结果表明,数字混沌序列具有良好的自相关和互相关特性,完全可以作为扩频码应用到现有的DSSS通信系统中。     

基于FPGA的数字混沌序列的实现及性能分析

为了产生数字混沌PN序列,提出了一种基于FPGA平台的连续混沌数字化技术.针对一个混沌系统,利用理论和 数值仿真对系统的基本特性进行了分析,通过Lyapunov指数谱和分叉图对系统的状态转换进行了分析.在Matlab的Simulink 下,利用DSPBuilder设计了一个电路,并转换成VHDL代码程序,用Quartu...     

一种混沌差分跳频序列的产生及性能分析

当采用数字器件来产生混沌序列时,由于数字器件必然会对混沌映射的参数精度有所限制,从而影响混沌序列的线性复杂度。混沌映射跳频序列的平衡性和汉明相关性等都会恶化,导致不适合于跳频系统。针对一种Logistic映射的良好随机性,为了减小有限精度效应,提出利用m序列扰动混沌映射产生差分跳频码的方法。实验结果表明文中提出的混沌差分跳频G函数算法与映射引入m序列扰动之前相比具有更良好的随机性和均匀性,具有很好的参考价值。     

Logistic数字混沌序列性能分析

混沌作为一种非线性动态系统中的现象,受到了人们的重视,研究工作者纷纷探索他在通信中的可能应用。讨论了一种广泛研究的离散时间动态系统Logistic Map所产生的数字混沌序列,通过与m序列比较,分析了其白噪声统计特性,并用计算机进行仿真,做了相应的实验数据分析。结果表明数字混沌序列具有较理想的自相关和互相关特性,且数目极大,是CDMA系统中扩频码的优选码型。     

Design of Digital Hybrid Chaotic Sequence Generator

In theory, the chaotic mapping sequences, for example, Logistic mapping, Tent mapping, Chebyshev mapping and so on, are suitable to be used as spreading codes in a DS-CDMA system [1~4]. Most of the chaos mapping systems is analogue. However, the digital chaotic sequences are often adopted in the practical applications. There is the finite precision effect in digital chaos mapping, which has undesirable influence on the properties of the chaotic sequences (e. g. period, correlations, balanc…     

混沌同步新方法研究

从数字通信技术角度提出了混沌同步定义，指出混沌数字保密通信的应用研究重点是混沌严格同步技术。从网络通信协议的思路出发，在混沌脉冲同步的启发下，提出了一种新的混沌同步方法——混沌协议同步技术．并加以改进，从而解决了混沌数字保密通信的关键技术难题。最后构建了一个基于协议同步的网络混沌语音保密通信系统．验证了此方法的可行性。     

FPGA implementation of fractional-order chaotic systems

This paper presents the digital implementation of fractional-order (FO) chaotic systems on Field Programmable Gate Array (FPGA). In the proposed work Simulink model of each chaotic system is first realized using HDL coder of MATLAB, wherein each coefficient and signal is represented using a fixed number of bits. The construced design is translated into VHDL code using hardware generation block. This code is further translated into bitstream file using Quartus software. The chaotic system is implemented by downloading the obtained bitstream file into Altera FPGA Cyclone IV E (EP4CE11529C7N) chip. A methodology has been developed to construct FO chaotic system using HDL coder. Five different FO chaotic systems, viz., Lorenz, Chen, Lü, Arneodo, and Lorenz Hyperchaotic system have been presented in the paper to illustrate the methodology. The systems have been implemented on FPGA platform. Analysis of each chaotic system is carried out on the basis of hardware resource utilization, static power analysis and synthesis frequency on FPGA. The results show that FPGA provides high-speed realizations with the desired accuracy and low power consumption for FO chaotic systems.