集成电路局部缺陷模型及其相关的功能成品率分析

大规模集成电路（VLSI）使亚微米特征尺寸的大面积集成电路制造以及集成数百万个器件在一芯片上成为可能。然而,缺陷的存在致使电路版图的拓扑结构发生变化,产生IC电路连接错误,导致电路丧失功能,从而影响IC的成品率,特别是功能成品率。文章主要对缺陷的轮廓模型、空间分布模型和粒径分布模型作了介绍;对集成电路成品率的损失机理作了详细论述。最后,详细介绍了功能成品率的分析模型。     

基于缺陷均匀分布的集成电路制造成品率与可靠性之间的关系模型

在集成电路可制造性设计研究中,成品率与可靠性之间的关系模型备受人们关注.缺陷对成品率和可靠性的影响不仅与出现在芯片上的缺陷粒径大小有关而且与缺陷出现在芯片上的位置有关.本文主要考虑了出现在互连线上的金属丢失物缺陷对互连线的影响,分析了同一粒径的缺陷出现在互连线不同位置对互连线有效宽度的影响,给出了基于缺陷均匀分布的互连线平均有效宽度,结合已有成品率和可靠性估计模型,提出了基于缺陷位置信息的集成电路制造成品率与可靠性之间的关系模型.在工艺线稳定的情况下,利用该工艺线的制造成品率可以通过该关系式有效地估计出产品的可靠性,从而有效地缩短新产品的研发周期.     

基于制造成品率模型的集成电路早期可靠性估计

缺陷是影响集成电路成品率与可靠性的主要因素.本文在区分缺陷与故障两个概念的基础上,将缺陷区分为成品率缺陷(硬故障)、可靠性缺陷(软故障)和良性缺陷.利用关键区域的面积,给出了一个缺陷成为"硬故障"或"软故障"的概率,给出了精度较高的IC成品率预测模型.利用成品率缺陷与可靠性缺陷之间的关系,给出了工艺线生产的产品的失效率与该工艺线制造成品率之间的定量关系.在工艺线稳定的条件下,通过该工艺线的制造成品率可以利用该关系式可以有效的估计出产品的失效率,可以有效地缩短了新产品的研发周期.     

一种有效的IC成品率估算模型

从缺陷造成电路故障的机理出发,给出了芯片故障概率和成品率的计算新模型.利用IC功能成品率仿真系统XD-YES对实际电路XT-1成品率参数的提取,同时利用新模型进行计算,其结果与实际结果符合很好.     

结合版图结构信息的基本门电路故障概率估计

在门级电路可靠性估计方法中,基本门的故障概率P一般采用经验值或人为设定.本文结合基本门的版图结构信息,综合考虑了设计尺寸及缺陷特性等因素,分析了不同缺陷模型下的粒径分布数据,给出了缺陷模型粒径概率密度分布函数的参数c的计算算法,并推导出了P的计算模型.理论分析与在ISCAS85及74系列电路上的实验结果表明,缺陷的分段线性插值模型能较准确地描述电路可靠性模型的低层真实缺陷.对ISCAS85基准电路采用本文方法所得到的电路可靠度与采用美国军用标准MIL-HDBK-217方法所得到的计算结果进行了比较,验证了本文所建P模型的合理性.     

一种有效的IC成品率估算模型

从缺陷造成电路故障的机理出发,给出了芯片故障概率和成品率的计算新模型.利用IC功能成品率仿真系统XD-YES对实际电路XT-1成品率参数的提取,同时利用新模型进行计算,其结果与实际结果符合很好.     

基于IC互连线开路故障的Y/R模型

在半导体制造业中,IC的成品率和可靠性(Y/R)是倍受关注的两个问题.研究表明它们之间存在着显著的相关性.为了表征这种相关性,本文从缺陷造成互连线开路的机理出发,分析了成品率关键面积和可靠性关键面积,提出了IC成品率与可靠性关系模型.通过模拟实验给出了该模型的有效性验证.     

微电子文摘

1 IC CAD/CAT/CAM技术WD93101 适用于容错单片集成电路的成品率统计模型=在设计容错结构超大规模集成电路时,为了选取最佳冗余形式,必须评估采用各种冗余方法的电路成品率。本文介绍了适用于具有冗余结构的VLSI的成品率统计模型。根据文中描述的模型,有一个广义的负二项式分布,而且这种分布取决于利用玻色-爱因斯坦统计学或麦克斯韦-玻耳兹曼统计学的碎屑缺陷尺寸。文章推导出了适合表征电路模型间的缺陷正规和非正规分布时不同冗余方法的电路成品率表达式。参7(下一)     

缺陷引起的可靠性和成品率关系研究

为了在满足最低可靠性要求的同时尽量提升Ic的成品率,基于缺陷的泊松分布模型及负二项分布模型研究了由缺陷引起的Ic可靠性和成品率这两者之间的关系,并分别建立了相应的成品率一早期可靠性关系模型。基于成品率一可靠性模型,针对氧化层缺陷模型,采用模拟运算的方法,得到了随时间变化的成品率一可靠性关系模型。模型表明,在满足最低可靠性要求的同时,合理设计老化实验参数,可以最大限度地提高成品率,降低Ic制造成本。最后根据这一模型对Ic老化筛选实验的参数选择提出了优化的建议。     

基于离散模型的IC可靠性与成品率关系

集成电路的可靠性和成品率是制约半导体制造发展的两个主要因素.如何表征可靠性和成品率之间的关系是一个非常重要的问题.本文利用一种离散的成品率模型导出了二者的关系式,该关系式不仅考虑了线宽、线间距等版图的几何信息同时还考虑了与工艺有关的缺陷粒径分布等参数.通过模拟实验给出了该模型的有效性验证.     

半导体器件成品率的高低是产品质量与可靠性高低的"预示"

介绍了国外半导体器件成品率与可靠性之间关系的研究结果，提出了元器件成品率的高低，是产品质量与可靠性高低的“预示”这一观点。同时还对成品率损失的原因、影响产品质量和可靠性的原因进行了分析，为内建可靠性、提高产品的成品率、质量和可靠性提供参考。     

矩形缺陷轮廓的成品率模型

现有成品率及关键面积估计模型中,假定缺陷轮廓为圆,而实际缺陷轮廓为非规则形状.本文提出了矩形缺陷轮廓的成品率模型,该模型与圆模型相比,考虑了缺陷的二维分布特性,接近真实缺陷形状及IC版图布线和成品率估计的特点.比较了新模型与真实缺陷及其圆模型引起的成品率损失,表明新模型在成品率估计方面更加精确,这对成品率精确估计与提高有重要意义.     

国外微电子器件制造中的成品率管理方法综述

综述了国外微电子器件成品率提高的三个阶段和成品率损失的原因分析 ,介绍了国外成品率预测模型的研究及利用测试结构对影响成品率的缺陷进行监测和查找的情况 ,进而讨论了微电子器件制造中的成品率管理方法。     

真实缺陷的矩形模型及其关键面积计算

在集成电路(IC)中,为了进行有效的成品率估计和故障分析,与光刻有关的缺陷形状通常假设为圆模型.然而,真实缺陷的形状多种多样.本文提出一种真实缺陷的矩形模型及与之相关的关键面积计算模型,该模型既考虑了真实缺陷的形状又考虑了IC版图布线的特点.在缺陷引起故障概率预测方面,仿真结果表明新模型比圆模型更接近真实缺陷引起的故障概率.     

半导体器件成品率与可靠性之间的关系研究

对国外近几年在半导体器件成品率与可靠性之间的关系研究情况进行了综合、分析 ,介绍了成品率预计模型及其参数的选取。     

MOS电流模逻辑加法器结构设计

为克服传统静态CMOS电路在高频工作时的缺陷,引入了MOS电流模逻辑(MOS Current Mode Logic,MCML)电路.MCML电路是一种差分对称结构逻辑电路,与传统的CMOS电路比较,在高频段工作时功耗相对较低,具有典型的高速低功耗特性.在对MCML电路的开关条件以及具有不同输入端的MCML逻辑门电路进行分析后,提出了实现MCML加法器的两种电路结构,并给出了不同结构的应用条件.仿真结果验证了电路结构设计的有效性.     

一种高效的门级电路可靠度估算方法

随着半导体技术的不断发展,芯片的集成度越来越高,软差错已经成为影响电路可靠性的关键因素之一.为了有效评估软差错对电路的影响,该文提出一种基于信号取值概率的门级电路可靠度估算方法.首先计算电路所有节点在软差错影响下的取值概率,然后用故障模拟分析电路整体可靠性.通过对基准电路的实验并与概率转移矩阵方法进行比较,该方法在不损失准确度的前提下,在时间与空间开销方面都具有优势,尤其适合估算特定向量和随机向量激励下电路的可靠度.     

周期性缺陷接地结构的微带线

基于单元缺陷接地结构(DGS)等效电路模型,研究了周期性缺陷接地结构微带线的色散关系,并给出其阻带的快速估算方法.为提高微波电路的集成度和灵活性,提出了基于周期性DGS结构弯折型微带线,分析其带阻特性、色散特性和阻抗特性.实验证明,该结构在4～7GHz之间具有良好的宽阻带特性.     

电子器件基础

国外微电子器件制造中的成品率管理方法综述[刊]/彭苏娥//电子产品可靠性与环境试验.—2000,(3).—21～26(E)综述了国外微电子器件成品率提高的三个阶段和成品率损失的原因分析,介绍了国外成品率预测模型的研究及利用测试结构对影响成品率的缺陷进行监测和查找的情况。进而讨论了微电子器件制造中的成品率管理方法。参60014337真空扫描电子束提纯新技术[刊]/阎洪//真空.—2000,(3).—45～47(D)近年来,高纯金属的发展十分引人注目,纯度的重     

考虑缺陷形状分布的IC成品率模型

实现了基于圆缺陷模型的蒙特卡洛关键面积及成品率估计,模拟了圆缺陷模型估计的成品率误差与缺陷的矩形度之间的关系,提出了更具有一般性的两种集成电路成品率模型,它们分别对应于矩形度相同和不同的缺陷．仿真结果表明该模型为成品率的精确表征提供了新途径．