OTN中ODU1到ODU2复用电路的设计与实现(本期优秀论文)

在光传送网(OTN)中,复用处理电路作为OTN分组交换芯片的一个重要部分,主要完成低阶光通路数据单元(ODU)到高阶ODU的复用过程。在复用过程中,设计了一种基于同时钟源挖均匀时钟缺口的方法产生所需各种频率的时钟,并在此时钟下完成ODU1到ODU2的复用处理电路。通过功能仿真和FPGA验证,该设计能够准确无误地完成ODU1到ODU2的复用。     

光传送网中复用映射电路的设计

为了简化光传送网中光数据单元的时钟电路设计、降低成本,提出了一种基于均匀缺口时钟的同步电路。首先,采用异步FIFO实现缺口同步时钟的生成;然后,通过带有缺口的同步时钟设计了一种复用映射电路,处理不同类型的光数据单元,实现信号频偏吸收、时钟数据恢复和前向错误纠错。并通过电路仿真证明,该方案设计的电路可达到与传统方案相同的性能,且设计和实现采用虚拟时钟替代锁相环,使电路更加简单经济。     

OTN中ODU2数据顺序调整电路的设计与实现

在光传送网中,ODUk(光通路数据单元k,k=0,1,2)分组模块的主要功能是将ODUk切割为格式固定、标准包大小为±1字节的数据包。由于ODU2是8字节的数据,每次插入数据包后剩余的数据字节数不同。文章研究了ODU2切割数据包的过程中剩余数据处理的实现方法与电路设计,并进行了功能仿真和逻辑综合。结果表明,该方法减少了资源占用量,可以将电路的工作频率提高到360MHz。     

MPEG-2传输流多路复用的软件设计与实现

对13818-1系统部分码流结构进行分析,对节目特殊信息(PSI)获取、重构、PID重映射、节目参考时钟(PCR)修正等关键技术进行了研究.结合交织调度算法,加入空包补偿,用软件方法设计并实现了基于MPEG-2传输流的多路复用器.通过测试,该复用器可将6路单节目传输流(SFIS)复用为1路多节目传输流(MPTS),并且解复用后,视频、音频具有很好的同步效果.     

一种基于双沿输出的14位4 GS/s RF DAC设计

介绍了一种基于双沿输出的14位4 GS/s RF DAC电路设计。该电路采用0.18μm CMOS工艺实现,电路主要包含LVDS接收同步、高速温度计译码器、高速MUX、数据同步电路、DAC核等单元。该电路实现4 GS/s数据率的核心是双沿输出技术。采用该技术只需处理2 GHz时钟,与传统单沿输出DAC相比,时钟频率减少了一半。测试电路能在4 GS/s数据率下正常工作。     

基于FPGA的宽带拆分逻辑——通道监控技术研究与应用

介绍了一种采用FPGA来实现8路OTU1-L或8路[OTU2v-L]/4到2路OTU2v-L的处理。用1块FPGA完成8路OTU1-L或8路[OTU2v-L]/4到2路OTU2v-L拆分的映射/解映射,并实现主备无损倒换,每片FPGA处理2路10G业务。具体讲解了信号在通道传输中怎样被检测的设计思路和实现方法。     

TCM-2通用时间比对模块及其应用

美国PrecisionSync公司研发的通用高精度时间比对模块能使用户方便地开发高精度同步系统 ,成本低 ,性能高。因此已在多种时间、频率同步系统中得到了应用 (如GPS、光纤、无线和时间双向传递同步系统等 )。文章详细介绍了TCM -2的内部结构、工作原理和性能指标 ,并给出了该模块在高精度通用计数器、CDMA基站时钟以及光纤CDMA同步时钟方面的应用电路     

小型卫星地面站中ODU控制器的通信模块设计

文章主要介绍了小型卫星地面站(VSAT，Very Small Aperture Terminal)中的室外单元(ODU，Outdoor Unit)控制器的通信模块设计。VSAT是控制卫星通信的设备之一，由室外单元ODU和室内单元IDU(Indoor Unit)两部分组成。传统VSAT中控制ODU的方法是通过BUC与PC机连接，对ODU进行操纵。而现在可以利用该控制器体积小、功能强的特点，将它和BUC捆绑起来使用，为用户提供了很大的便利。     

ITU-TQ13/15课题组中间会议动态及标准研究进展

ITU-T SG15研究组Q13课题组(网络同步及时间分配性能)与2004年9月21～23日在意大利罗马城举行该课题组中间会议。本次会议的目的是推进新建议草案G.pactiming(分组网承载TDM及定时分配)的开发,如何利用SHDSL来传送SDH TU-12以及ODUk到SDH的映射和SDH到ODU虚级联的映射等相关技术讨论。本次会议共收到14篇文稿,分别来自阿尔卡特、爱立信、Zarlink、AMCC等。     

DAM多通道同步波形发生的设计与实现

基于数字阵列雷达在数字域实现幅相加权的需求,给出了一种基于时钟模块电路与DDS波形发生电路的八通道波形输出与输入参考时钟相位同步的设计方案。在AD9520-0零延时模式完成的DAM电路内外时钟相位同步基础上,采用AD9959自动同步模式完成八通道相位相互同步,最终实现了该方案。测试结果表明,相位误差在±1°。对DAM单元间数字波形发生同步的研究提供参考。     

数字信号在不同时钟域间同步电路的设计

文中从控制信号和数据通路两个方面入手,设计了信号在不同时钟域之间的同步电路。采用直接锁存法和锁存反馈法来控制信号的跨时钟域传递,电路简洁、高效;采用异步FIFO(First In First Out)实现数据信号的同步,并通过格雷码和两级锁存来进行指针的跨时钟域传递,FIFO缓冲区的空满判断采用修改后的格雷码,对n+1位的编码可以节省(n2-n-2)/2次异或操作。该设计解决了信号跨时钟域传递时可能出现的亚稳态问题。     

CDMA2000基站GPS/GLONASS同步的可编程逻辑实现

给出了一种用于第三代移动通信系统(3G)CDMA2000基站的时钟同步方案。由一个双星接收卡接收GPS/GLONASS标准秒信号作为整个时钟同步系统的参考,分两级锁相环实现。该设计保证了输出时钟的长期稳定性和短期稳定性,满足协议所规定的同步精度。详细介绍了数字鉴相器、2s产生电路、相差检测及控制电路的电路设计和有关仿真结果。     

一种用于宽带城域网的波长适配器

提出了一种由光收发器、时钟数据再生电路、8×8交叉矩阵、控制单元及性能单元组成的波长适配器(WLA),并对本方案所提出的WLA建立了单元测试和简单光传输测试系统实验平台.实验结果表明,该WLA支持同步数字体系(SDH)和千兆以太网(GE)等多种速率光信号的波长转换,各项指标均优于波长转换器的光接口参数的规范要求.     

异步电路及其应用

同步电路的统一时钟简化了系统设计的一些问题,使其在过去几十年应用广泛。异步电路的局域时钟保证了系统的工作状态在时间和地点上都呈分布状态,即系统中某些电路单元在某些时间段内工作,工作结束后立即恢复到静止状态,使得异步电路在时序分配、速度、功耗、噪声、电磁辐射、电路异质性等方面具有潜在优势。文章通过实例简要阐述异步电路技术的特点及应用。     

2 Mbit/s数字电路时钟故障解决方法

目前,2Mbit／数字电路除了大量用于交换网和数据网外,还广泛用来提供出租业务。在数据网和交换网使用2Mbit／s数字电路的初期,因网络交换机的时钟不同步而频繁发生滑码,通过全网同步改造(使所有的交换机都同步于一个时钟源)问题才解决。现在2Mbit／s电路连接的设备扩展到了用户终端设备,这些设备不像交换机那样同步于一个时钟源,而且接入端的HDSL及光Modem等设备因使用原有透明的传输通道而带人了时钟,导致滑码、质量劣化问题再次出现。本文对此问题引发的故障现象、根源和解决办法进行了分析。在分析之前,先来看几个典型的案例。     

一种针对QCA电路自动布局布线的混合策略研究

量子元胞自动机（Quantum Cellular Automata,QCA）电路的自动布局布线是在相关约束条件下自动放置电路单元、自动形成连线，实现门级或元胞级电路的设计过程，是QCA电路设计大型化、复杂化和系统化的必要工具.布局布线算法设计过程中最大的难题是如何解决“时钟同步”，随着二维时钟方案提出，该问题的解决方案变得更加策略化，但仍存在诸多缺陷，如成功率低，布局面积较大等.本文将二维时钟方案的布局布线问题抽象成组合优化模型，提出了一种基于遗传算法GA(Genetic Algorithm)和改进A*算法的混合策略.两种算法相互配合搭建可能的电路布局，并通过精心设计的适应度函数，搜索满足时钟同步的个体，最终实现从硬件电路到二维时钟方案上的门级布局.实验结果表明，本算法在目前被广泛应用的二维时钟方案USE(Universal,Scalable and Efficient)上的布局成功率接近100%.相较当前世界上最先进的两个QCA布局布线工具fiction和Ropper，本算法可适用电路规模更大（逻辑门数量大于10），在成功率和生成布局面积上都有大幅度的优化.     

SDH微波传输中的同步时钟

介绍了广电SDH数字微波电路中时钟同步系统的设计方法。结合广州广电SDH数字微波电路的时钟同步系统方案提出了在实际设计中应该注意的问题,列举了同步时钟系统中常见的时钟配置电路;同时简要介绍了SDH微波传输电路同步时钟的类型、结构、原理等。     

基于BUFGMUX与DCM的FPGA时钟电路设计

与ASIC(专用集成电路)的时钟电路相比,基于FPGA(现场可编程门阵列)的时钟电路有其自身的特点。FPGA一般提供专用时钟资源搭建时钟电路,相应的综合工具也能够自动使用这些资源,但是针对门控时钟和时钟分频电路,如果直接使用综合工具自动处理的结果,会造成较大的时钟偏差。通过合理使用DCM(数字时钟管理单元)和BUFG-MUX(全局时钟选择缓冲器)等FPGA的特殊资源,手动搭建时钟电路,可以尽可能地减少时钟偏差对电路时序的影响。     

SDH异步复用映射模块简化设计与仿真

本文分析了SDH异步复用映射模块中E1支路信号异步映射复用的过程.通过固定的TU-12指针,完成了异步映射复用电路的简化设计.并详细分析了HDB3码变换电路和时钟/使能信号产生单元的设计过程.通过Quartus Ⅱ进行了功能和时序仿真.     

基于片上系统的时钟复位设计

从方法优化和电路设计入手,提出了基于片上系统(SOC)的复位方法和时钟复位电路.设计了片外按键复位电路、片内上电电路、晶振控制电路、片内RC低频时钟电路、槽脉冲产生电路、分频延时电路、时钟切换电路及异步复位同步释放电路等电路模块.以上电路模块构成了片上系统的时钟复位电路,形成了特定的电路时钟复位系统.该时钟复位系统将片外按键复位与片内上电复位结合起来,形成多重复位设计,相比单纯按键复位更智能,相比单纯上电复位则更可靠.另外,该时钟复位系统还采用了片内RC振荡时钟电路等一系列电路,借助片内RC时钟实现对芯片的延时复位,进而在保证复位期间寄存器得到正确初始化的同时,还使得芯片能够始终处在稳定的晶振时钟下正常工作.相比传统的时钟复位电路,该时钟复位系统既便捷,又保证了系统初始化和系统工作的可靠性.