一种新的2.45GHz频率综合器设计与实现

提出了一种新的基于数字FLL的高速、低功耗2.45GHz频率综合器结构,它由鉴频器、数字控制电路、电流控制振荡器组成.它采用高速鉴频器对振荡器输出信号计数实现鉴频,数字控制电路根据鉴频结果调节振荡器输出信号频率来实现输出信号频率与目标频率的锁定.高速分频器基于异步计数结构,降低了内部模块工作频率,使得系统性能稳定;数字控制电路采用逐次逼近算法,使得锁定速度快;基于差分电流饥饿延迟单元的电流控制振荡器采用电流-电容双控模式,使得输出频率调节范围宽、精度高.该电路结构简单,易于实现,版图面积为13 200μm2.在0.18μm工艺下,仿真结果显示,其锁定时间为14μs;输出频率调节范围为1~4.5GHz;输出频率锁定2.450GHz;功耗为4.622mW.     

基于噪声分析的低抖动全数字锁相环的设计

设计了一个用于时钟产生的全数字锁相环(ADPLL),其数控振荡器(DCO)采用9级环形振荡器,每级延迟单元的延迟时间均是可调的,各级倒相器的尺寸经过精确设计.该电路基于SMIC 0.13μm CMOS工艺,采用1.2 V电源供电,整个芯片的面积为0.13485 mm2.示波器测试结果表明,锁相环的捕获频率范围为100～500 MHz,输出频率为202.75 MHz时,峰-峰值抖动为133 ps,RMS抖动为46 ps.     

基于优化正弦幅度相位相减法的并行高速ASIC数控振荡器设计北大核心

设计了最高采样率为1 GHz的ASIC数控振荡器电路。采用优化的正弦幅度相位相减法实现相位幅值转换功能。应用MATLAB对数控振荡器输出的数据进行定点误差分析和频谱分析,设计的数控振荡器输出的正频率信号和负频率信号功能通过分析正交混频结果间接证明。根据MATLAB分析结果设计电路,并应用并行结构实现电路结构。最终设计的数控振荡器模块应用于ADC电路。基于65 nm CMOS工艺流片后,实际测试结果表明,所设计的模块能够满足输出正频率、负频率、输出最小频率间隔为0.24414 MHz,系统精度小于l LSB和最高采样率1 GHz的设计要求。     

一种具有温度补偿的时钟振荡器设计

介绍了一种采用0.35μm CMOS工艺制作的具有温度补偿的时钟振荡器电路。从环形振荡器的基本原理出发,基于对CMOS工艺各种非理想性因素的分析,提出一种新型的工艺补偿电路,减小振荡器偏置电流随阈值电压的漂移;在延迟单元的设计中,引入NMOS交叉耦合对组成的交流负阻抗来进一步补偿PMOS迁移率随温度的变化,从而有效抑制输出频率随温度的变化。该振荡器电路用于MEMS加速度计读出电路芯片。样品电路测试结果表明,在-20~100℃温度范围内,时钟振荡器的频率仅变化38kHz。     

用查表法实现数控振荡器的ASIC设计

介绍了一种用查表法实现数控振荡器的专用集成电路设计方法,主要部件分为频率控制字寄存器、相位控制字寄存器、累加器、加法器、锁存器等。该电路具有频率分辨率高、频率变化速度快、相位可连续线性变化和生成的正/余弦信号正交特性好等特点,波形发生器存储量大、读取速度快。采用正向全定制设计存储器,嵌入片内集成,并引入流水线结构,设计出高速、高精度的数控振荡器。电路结构简单,可靠性高,该设计采用0.5μm单层多晶三层铝的CMOS工艺成功加工,在数控振荡器的传统设计方法上提高了电路精度和频率。     

一种高速输出低抖动的全数字锁相环

提出了一种以小数分频锁相环作为数控振荡器的全数字锁相环架构.该设计具有输出频率高,抖动小等优点.该设计在UMC0.13μm CMOS工艺中实现,版图面积为0.2mm2,最高输出频率可以达到1GHz以上,测量的输出时钟抖动RMS值为32.36ps.     

一种适用于BUCK型DC-DC芯片振荡器电路设计

基于0.5μm UMC工艺库,设计了一款高性能振荡器,在电路的设计中加入延迟电路以改变输出频率的占空比,同时加入分频电路使得频率的输出更加多样化以满足不同的频率需求。利用Cadence和Hspice软件进行电路设计与仿真。结果显示,在系统典型应用环境下该振荡器内同步振荡频率为1.1 MHz;当温度在–40~+125℃变化时,输出频率随温度的变化率仅为4.5%;当电源电压在3.0~5.5 V变化时,输出频率的变化率仅为3.6%。该振荡器的性能良好,已成功应用于一款DC/DC降压电源管理芯片之中。     

基于GaAs工艺的36GHz压控振荡器

利用法国OMMIC公司的0.2μm GaAs PHEMT工艺,设计实现了一个36GHz压控振荡器电路.该电路采用完全差分的调谐振荡器结构,通过引进容性源极耦合差动电流放大器和调谐负载电路,提高了电路的性能.测试表明:该压控振荡器中心频率为36GHz,调谐范围约为800MHz,在偏离中心频率10MHz处的单边带相位噪声为-98.83dBc/Hz.芯片面积为0.5mm×1mm,采用-5V单电源供电,核心单元功耗约为200mW.     

一种全差分双路延迟环形VCO的设计

采用SMIC 40 nm CMOS工艺,设计了一款采用双路延迟结构和新型延迟单元的高性能全差分环形压控振荡器。仿真结果表明,该VCO电路可实现高振荡频率和宽调谐电压,调节频率范围为5.5~8 GHz,控制电压调节范围为0~VDD。谐振频率为6.25 GHz时,消耗功耗为4.4 mW,相位噪声为-85 dBc@1 MHz。该VCO可应用于高速IO时钟恢复及频率发生器电路中。     

基于GaAs工艺的36GHz压控振荡器

利用法国OMMIC公司的0.2μm GaAs PHEMT工艺,设计实现了一个36GHz压控振荡器电路.该电路采用完全差分的调谐振荡器结构,通过引进容性源极耦合差动电流放大器和调谐负载电路,提高了电路的性能.测试表明:该压控振荡器中心频率为36GHz,调谐范围约为800MHz,在偏离中心频率10MHz处的单边带相位噪声为-98.83dBc/Hz.芯片面积为0.5mm×1mm,采用-5V单电源供电,核心单元功耗约为200mW.