一种求解GF(2m)上2,3次多项式根的快速查表算法

对BCH码和RS码解码时,常用Chien搜索法或直接查表法求取GF(2m)上错误位置多项式σ(x)的根.随着m增大,搜索次数或查找表容量以2的m次幂迅速增长,使求根过程的时间或空间开销大大增加.当m较大而σ(x)的次数较低时(如2或3),采用这些方法尤其不理想.为此研究了GF(2m)上2次错误位置多项式x2 ax b和3次错误位置多项式x3 ax2 bx c根的快速查表算法,该算法简化了前述多项式的原始求根表,理论分析表明它比直接查表法明显节省存储容量;比Chien搜索法明显加快求根速度.     

基于正规基表示的有限域GF(2~8)上椭圆曲线点阵群的加密算法

在选定了多项式环GF(2)[x]上的8次不可约多项式p(x)之后,将有限域GF(28)上的元素用所选择生成元g的正规基形式进行表示,使得模逆运算和模乘运算等得以简化,从而提高了有限域算法效率。运用群论的概念建立有限域GF(2~8)上的椭圆曲线点阵群,将其应用于分组加密算法中,构建了基于有限域GF(2~8)上正规基表示的椭圆曲线点列的分组密码系统,并分析了该加密算法的安全性。     

伽罗华（Galois）域及计算

本文利用有限域的扩张原理,首先介绍了伽罗华四元域的产生方法。这一方法实质上是从Z_2出发,以Z_2上的一个不可约多项式x~2+x+1为生成元做一个主理想(x~2+x+1),然后由近世代数的理论知Z_2[x]/(x~2+x+1)是一个有限域,从而得到了GF(4)。其次,由本文给出的重要定理为理论根据而得到了GF(8)和GF(16),进而可以计算任意GF(P~n)。     

一种并行的有限域乘法器结构

提出了一种并行的有限域GF(2^m)乘法器结构．有限域乘法由多项式乘法和模不可约多项式f(x)两步实现．把多项式被乘数和乘数各自平分成3个子多项式，多项式乘法由子多项式的乘法和加法实现．当多项式的度m=500时，与传统的Mastrivito多项式乘法相比，所提出的多项式乘法结构可以减少33．1％的异或门，减少33．3％的与门．为了简化，采用特殊不可约多项式来产生有限域，此有限域乘法器结构适合高安全度的椭圆曲线密码算法的VLSI设计．     

RS(15,9)编码器IP Core的实现

RS编码器IP核设计的难点是提高编码电路的编码运算速度。采用基于多项式乘法理论的GF(2”)上4位快速有限域乘法的方法，提高了编码电路中乘法器模块的运算速度，并对传统的编码电路进行优化，从而解决了运算速度慢的问题。使用Verilog HDL语言和Verilog7．0软件，设计了RS(15，9)编码器，通过仿真及软、硬件验证了设计的正确性。     

GF(2m)域高效椭圆曲线标量乘结构的研究

为提高椭圆曲线加密运算的速度,提出了一种多项式基表示的GF(2m)域高效标量乘加速器结构.该结构对面积和性能进行了合理的权衡,采用点加、倍点模块并行运算以提高速度;为了减少面积采用并行和串行相结合的方法对点加和倍点模块进行优化,初始化和最后的坐标变换求逆模块通过优化分解成一系列乘和加运算,合并在一个模块中用串行结构实现.采用Xilinx公司的VirtexE XCV2600 FPGA硬件实现结果表明,完成有限域GF(2163)上任意椭圆曲线上的一次标量乘的全部运算时间消耗为36.5μs,适合高性能椭圆曲线加密应用的要求.     

多位快速加法器的设计

加法运算在计算机中是最基本的,也是最重要的运算。传统的快速加法器是使用超前进位加法器,但其存在着电路不规整,需要长线驱动等缺点。文章提出了采用二叉树法设计加法器的方法,用该方法实现的加法器,具有电路规整、易于扩展及速度快等优点。     

3特征域椭圆曲线群点的快速计算算法

GF(3m)作为小素数扩域GF(Pm)更加特殊的一种类型,定义于其上的椭圆曲线密码算法更加优越.基于有限域GF(3m)特殊性质,详细研究了GF(3m)上椭圆曲线群基本点算术运算,给出并证明了GF(3m)上超奇异和非超奇异椭圆曲线在仿射、射影、雅可比、Chudnovsky雅可比和López Dahab坐标系下普通点加、混...     

关于复合多项式不可约因式的次数

设 m, n 是正整数, g ( x ) , h( x )分别是数域 F 上的m, n 次多项式; 又设 f ( x ) = g( h( x ) ) . 证明了如果 g ( x )在F 上不可约,则 f ( x )在 F 上的任何不可约因式的次数都不小于m.     

素域模逆运算的一种快速算法和VLSI实现

有限域上的模逆运算是许多公钥密码系统使用的算法中的核心域运算之一。该文对现有的素数域GF(p)上的模逆算法进行了改进和优化,得到了适合软硬件实现的快速算法,尤其利于快速高效的超大规模集成电路(VLSI)实现。改进后的新算法运算简单,只需用普通加减法操作,不需要模运算和任何操作数的乘法或除法,其全部运算的完成仅需一个加法器。该文同时给出了新算法的一个VLSI实现,结果显示新算法的硬件实现在速度和资源开销两方面均具有良好特性。     

椭圆曲线加密体制的双有限域算法及其FPGA实现

提出一种支持椭圆曲线加密体制的双有限域算法。该算法可以同时完成素数域和二进制域上的运算,并且模数p和取模多项式可以任意选取。提出了椭圆曲线加密体制运算单元的设计方法,此运算单元可以同时完成素数域和二进制域上的所有运算,包括加法、减法、乘法、平方、求逆和除法。此外,描述了椭圆曲线加密体制的FPGA实现,最终的电路可以对任意长度密钥进行加密,并且支持素数域和二进制域上的任意椭圆曲线。     

适合SMS4算法硬件实现的S盒构造新方法

基于有限域求逆实现s盒的方法存在求逆运算复杂、硬件实现难的问题.为此,通过引入新的复合域,将GF(2~8)域上的求逆运算转化成GF(((2~2)~2)~2)复合域上的求逆运算,提出了一种基于复合域求逆的低电路面积开销的s盒构造方法.该方法通过采用复合域计算、优化运算顺序和复用公因子等手段减小S盒硬件实现的电路面积.实验表明,在0.18μm和0.35μm CMOS工艺下,采用基于复合域求逆构造的S盒与采用查找表方法构造的S盒相比,电路面积可减少34%～68%.此外,在相同的工艺和吞吐率下,与原始的算法相比,采用提出的S盒的SMS4算法硬件资源消耗大大减少,适用于对芯片面积严格限制的场合.     

基于四值逻辑的伽罗华域AB+C电路设计

为了提高AB+C运算电路的运算速度,降低其电路实现的复杂性,本文在GF（24）上给出了一种基于四值逻辑的AB+C算法及其基于脉动阵列结构的电路实现.在电路设计中采用了基于源极耦合逻辑的多值技术,利用四值电流模进行运算,以改善电路的首次延时及晶体管和连线的数目.在0.18 μm CMOS工艺下利用HSPICE进行了电路仿真验证.结果显示,对比于相应的基于二值逻辑的COMS实现技术,首次延时及晶体管与连线的数目总和分别减少了54%和5%.所设计的并入并出脉动阵列电路,结构简单、规整、模块化,适用于VLSI的实现.多值逻辑电路与基于多值逻辑的对应算法的结合很可能成为实现GF（2k）上高性能运算的潜在解决方案.      

数字逻辑电路设计方法探讨

全加器是算术逻辑运算中非常重要的组成部分,对其深入探索、正确理解有极其重要的意义,通过对全加器的逻辑表达演变,采用不同器件,用多种方法设计出一位全加器,使实验者或产品开发者等在使用全加器时,根据具体条件,选择不同方法完成其功能,以达到对数字逻辑电路设计方法较全面的理解。     

有限域上的通用乘法器设计

以GF（2^8）域为例，给出了基于正则基的一种通用串行乘法器的设计方法，该设计原理可适用于任何有限域上的通用串行乘法器设计。     

有限域上的方程与不可约多项式

本文研究有限域上的方程与不可约多项式,讨论了若干方程的根,给出了不可约多项式的求法,讨论了若干多项式的不可约性.     

基于核磁共振和压汞实验的储层束缚水饱和度计算方法

 为了准确计算新疆某地区砂岩储层的束缚水饱和度,从6口井中分别选取142块砂岩样品进行了核磁共振实验和压汞实验测量。根据核磁共振实验结果,采用T2谱面积比值法、称重法、谱系数束缚水截止值（SBVI）法和统一T2截止值法分别求取束缚水饱和度,认为称重法和T2谱面积比值法更佳,适用于建立研究区储层的束缚水饱和度模型。在核磁共振实验基础上,考察了压汞实验所得到的束缚水饱和度的适用条件,结果表明：对于孔隙度小于15%、渗透率小于1×10-3μm2的样品,6.897×10-3MPa的驱替压力可以将可动水驱替干净,在压汞实验得出的毛管压力曲线上所对应的此驱替压力下的含水饱和度为实际的束缚水饱和度;对于孔隙度大于15%、渗透率大于1×10-3μm2的岩样,6.897×10-3MPa的驱替压力可将部分束缚水驱出,此驱替压力下的含水饱和度不是实际的束缚水饱和度。对于中、高、孔渗储层,利用储层油水密度差所产生的浮力等于毛细管压力这一条件,在纯油层段转化成合适的储层驱替压力,在毛管压力曲线上读取此驱替压力下的含水饱和度即实际的束缚水饱和度。