一种模2k求逆算法的改进及实现

模2k求逆算法是RSA密码体系的核心运算之一.通过分析现有算法及RSA算法中求逆运算的特点,在扩展Euclidean算法基础上,提出了一种改进的模2k求逆算法.该算法与原算法相比迭代次数减少1/3,不仅简化加法进位的处理,而且省去了部分大数加减法操作.同时给出新算法硬件电路结构及数据验证方法,并实现了2 048位模2k求逆硬件电路设计.仿真验证结果表明,改进后的算法与原算法相比,电路面积减小了18.5％,运算速度提高了34.2％.     

GF(2m)域高效椭圆曲线标量乘结构的研究

为提高椭圆曲线加密运算的速度,提出了一种多项式基表示的GF(2m)域高效标量乘加速器结构.该结构对面积和性能进行了合理的权衡,采用点加、倍点模块并行运算以提高速度;为了减少面积采用并行和串行相结合的方法对点加和倍点模块进行优化,初始化和最后的坐标变换求逆模块通过优化分解成一系列乘和加运算,合并在一个模块中用串行结构实现.采用Xilinx公司的VirtexE XCV2600 FPGA硬件实现结果表明,完成有限域GF(2163)上任意椭圆曲线上的一次标量乘的全部运算时间消耗为36.5μs,适合高性能椭圆曲线加密应用的要求.     

基于改进x2n次方器的二进制域快速模逆

研究椭圆曲线加密算法（ECC）中模逆运算的硬件结构.实现了2个基于Itoh-Tsujii算法（ITA）的模逆硬件结构,最小时钟周期模逆结构（LCC）和高速模逆结构（HS）,两种结构均使用简化为非迭代逻辑的二进制域2n次方器和模乘器,并在Xilinx Virtex-5上实现.综合结果表明,本算法提高了时钟频率,两种结构分别达到了不同场景的最小延迟.LCC结构在GF （2163）上用9周期完成运算,频率达到126.1 MHz,性能比以往工作提高56%;HS结构在GF （2193）上用20周期完成两次运算,频率达到177.6 MHz,性能比以往工作提高134%.      

同时支持两种有限域的模逆算法及其硬件实现

有限域的运算是密码学的基础,而在有限域的所有运算中模逆运算是最核心也是最复杂的运算。提出了一种同时支持素域和二进制域两种有限域的模逆算法,通过对算法的优化和对硬件结构的设计,使得256位的模逆运算电路的时钟频率达到167MHz,电路面积和其他电路相比较也有明显优势。     

同时支持两种有限域的模逆算法及其硬件实现

有限域的运算是密码学的基础,而在有限域的所有运算中模逆运算是最核心也是最复杂的运算。提出了一种同时支持素域和二进制域两种有限域的模逆算法,通过对算法的优化和对硬件结构的设计,使得256位的模逆运算电路的时钟频率达到167MHz,电路面积和其他电路相比较也有明显优势。     

一种面积优化的ZUC算法的硬件架构

针对祖冲之(ZUC)算法在资源受限的嵌入式场景中的应用,本文提出了一种面积优化的ZUC算法的硬件架构,该架构设计了基于复合域的S盒和基于超前进位加法器的模(2~(31)-1)加法单元,从而在基本保持关键路径延时的基础上有效降低了硬件开销.对所提出的ZUC算法架构分别在Virtex-5 FPGA平台和TSMC 90 nm工艺下综合,结果表明本文架构的硬件开销相比目前主流的方案降低了 10.6%～45.6%.同时,在最新的Virtex-7 FPGA平台上,本文的ZUC算法架构仅消耗276 Slices的硬件资源,数据吞吐率达到了 10 Gb/s.     

亏格2超椭圆曲线除子类群的直接算法

针对亏格2超椭圆曲线的情形,从以下三方面改进了NUCOMP算法:(1)用有限域Fq中元素的求逆运算代替NUCOMP算法中的多项式求逆运算;(2)利用Montgomery的求逆技巧将多个元素求逆用一个元素求逆实现;(3)在NUCOMP算法计算中省去了部分多项式的系数计算.实验结果表明,改进后的算法比NUCOMP算法效率显著提高。     

一种改进的模逆算法与硬件实现

在公钥密码体系中,无论是RSA密码还是椭圆曲线密码,模逆运算都是非常关键的运算.模逆运算的前提是两数的最大公约数为1,否则结果是没有意义的.基于现有的二进制模逆算法的基础上提出了一种可以同时求最大公约数和进行模逆运算的算法,并且对算法进行优化,用VERILOG HDL语言进行硬件实现.通过功能仿真和FPGA验证,结果表明该设计可以正确进行32～1024 bit的大数模逆运算.该设计应用于一款汽车安全芯片的PKI模块,采用UMC 55 nm工艺进行流片,芯片面积为10 mm2,工作电压3.3 V,钟频率为200 MHz时,功耗约为30.2 mW.     

AES中S盒的面积、功耗与安全性分析

研究了高级加密标准(AES)中不同结构S盒实现的面积、功耗与安全性因素,为资源受限和安全性要求高的嵌入式加密应用场合提供了设计参考依据.基于仿真工具和0.25 μm,1.8 V工艺库,完成了包括查找表(LUT)、有限域分解(GF(24))、译码交错编码(DSE)等在内的5种S盒结构设计.基于功耗分析攻击,引入了S盒的功耗比率-相关系数积作为安全性指标.仿真结果表明GF结构S盒具有面积小、安全性高等特点,而DSE结构S盒具有极低功耗特性.     

素域模逆运算的一种快速算法和VLSI实现

有限域上的模逆运算是许多公钥密码系统使用的算法中的核心域运算之一。该文对现有的素数域GF(p)上的模逆算法进行了改进和优化,得到了适合软硬件实现的快速算法,尤其利于快速高效的超大规模集成电路(VLSI)实现。改进后的新算法运算简单,只需用普通加减法操作,不需要模运算和任何操作数的乘法或除法,其全部运算的完成仅需一个加法器。该文同时给出了新算法的一个VLSI实现,结果显示新算法的硬件实现在速度和资源开销两方面均具有良好特性。     

一种Rijndael算法的高效实现方案

Rijndael密码算法的高效实现研究对于信息安全具有重要的应用价值.论述了Rijndael算法的数学原理,利用算法和GF(28)乘法群的性质,采用等效变换方法优化了S盒、列混合和轮变换部件;提出了基于表查找法的高效实现方案并分析了其实现性能.     

一类S盒生成矩阵的共轭等价

由于S盒具有严格的代数结构成为了对RIJNDAEL算法进行代数攻击的突破口,对RIJNDAEL算法中的S盒的性质做了深入研究,发现在30个GF(2^8)剩余类域中,采用不同的仿射变换矩阵,RIJNDAEL的S盒(按共轭等价划分)共有240种生成方法．文中给出了一种易于实现的仿射变换矩阵求取方法．这些能产生等价S盒的矩阵的发现,很可能有助于代数攻击法的实施．     

基于改进AES的一次一密加密算法的实现

AES(advanced encryption standard)加密算法在分组密码领域一直有着不俗的表现,但是传统AES算法具有S盒的迭代循环周期短、轮密钥和种子密钥之间的相关性较强的缺陷。为增强AES算法的安全性,通过采用一种新的仿射变换对产生新的S盒,再利用平方剩余算法产生随机密钥流序列的方法对AES算法进行了改进。结果表明:改进后的S盒的迭代循环周期在GF(2~8)域上为256;每一次加解密运算使用的密钥都是不一样的随机密钥流序列。可见,改进后的AES算法使得明文的每一个分组都使用不同的密钥进行加密,从而使得各分组密文之间不具相关性,达到了使用固定密钥实现一次一密加密的目的,从而提高了AES加密算法的安全性。     

分组密码算法的研究与实现

研究了DES算法用差分分析法易破译和3-DES算法效率低的弊端,提出了利用Rijndael算法来实现对任意文件的加密.该算法采用bbck结构和S-盒采用有限域GF(28)中的乘法逆运算,提高了安全性和效率.大量的测试结果表明,该算法与其他分组密码算法相比更安全、效率更高等特点.该文给出了DES算法的数学表达式.     

An asynchronous pipeline architecture for the low-power AES S-box

To obtain a low-power and compact implementation of the advanced encryption standard （AES） S- box, an asynchronous pipeline architecture over composite field arithmetic was proposed in this paper. In the presented S-box, some improvements were made as follows. （1） Level-sensitive latches were inserted in data path to block the propagation Of the dynamic hazards, which lowered the power of data path circuit. （2） Operations of latches were controlled by latch controllers based on presented asynchronous sequence element： LC-element, which utilized static asymmetric C-element to construct a simple and power-efficient circuit structure. （3） Implementation of the data path circuit was a semi-custom standard-cell circuit on 0.25μm complementary mental oxide semiconductor （CMOS） process; and the full-custom design methodology was adopted in the handshake circuit design. Experimental results show that the resulting circuit achieves nearly 46% improvement with moderate area penalty （ 11.7% ） compared with the related composite field S-box in power performance. The presented S-box circuit can be a hardware intelli-gent property （IP） embedded in the targeted systems such as wireless sensor networks （WSN）, smart-cards and radio frequency identification （RFID）.     

椭圆曲线加密体制的双有限域算法及其FPGA实现

提出一种支持椭圆曲线加密体制的双有限域算法。该算法可以同时完成素数域和二进制域上的运算,并且模数p和取模多项式可以任意选取。提出了椭圆曲线加密体制运算单元的设计方法,此运算单元可以同时完成素数域和二进制域上的所有运算,包括加法、减法、乘法、平方、求逆和除法。此外,描述了椭圆曲线加密体制的FPGA实现,最终的电路可以对任意长度密钥进行加密,并且支持素数域和二进制域上的任意椭圆曲线。     

Trace Representations of S-boxes and Their Application

In the paper,we use trace representations of Boolean functions to obtain that a class mappings including functions F(x)=x^d over field GF(2^″),with W(d) =n-1,have desirable cryptographic properties.Therefore we generalize an important result of Nyberg.As application,we use these conclusions to analyze cryptographic property of the Sbox of AES(the Advanced Encryption Standard) and give its several equivalent representations,proving that the composition of inversion function of AES and any invertible affine transformations is impossible to satisfy strict avalanche criterion,any order propagation criteria and any order correlation immunity.     

基于离散小波变换的数字图像隐藏技术

基于离散小波变换(DWT)和S盒算法给出了一种数字图像加密算法.首先分别对秘密图像和公开图像应用离散余弦变换和离散小波变换,并对秘密图像的离散余弦变换系数进行S盒变换,进而潜入到公开图像的小波系数中,利用逆变换得到结果图像.实验证明该方法可行、效果好、隐藏信息量大,隐藏算法还能抵抗许多攻击,并具有一定的安全性和鲁棒性.     

基于四值逻辑的伽罗华域AB+C电路设计

为了提高AB+C运算电路的运算速度,降低其电路实现的复杂性,本文在GF（24）上给出了一种基于四值逻辑的AB+C算法及其基于脉动阵列结构的电路实现.在电路设计中采用了基于源极耦合逻辑的多值技术,利用四值电流模进行运算,以改善电路的首次延时及晶体管和连线的数目.在0.18 μm CMOS工艺下利用HSPICE进行了电路仿真验证.结果显示,对比于相应的基于二值逻辑的COMS实现技术,首次延时及晶体管与连线的数目总和分别减少了54%和5%.所设计的并入并出脉动阵列电路,结构简单、规整、模块化,适用于VLSI的实现.多值逻辑电路与基于多值逻辑的对应算法的结合很可能成为实现GF（2k）上高性能运算的潜在解决方案.