共查询到19条相似文献,搜索用时 265 毫秒
1.
针对基于底层规划的电源网络分析、优化需求,提出了一种电源网络近似电路模型.根据电源网络结构特点,对其进行层次划分,并充分考虑标准单元吸纳电流的统计分布特性,建立各组成元件的电路模型.在此基础上,利用诺顿等效原理对其进行简化.实验表明,基于近似电路模型的电源网络分析结果比悲观分析要小38.75%(最差电压降)和36.04%(中心节点电压降),分析结果更为可信. 相似文献
2.
基于马尔可夫-蒙特卡洛采样的电源网络分析 总被引:1,自引:1,他引:0
电源网络分析是深亚微米集成电路设计的关键因素之一.针对高性能芯片采用IBM C4封装和网状结构片上网络的特点,首先通过随机游走模型推导出电源网络的三个性质,接着基于这些性质给出了深亚微米电源网络的分析框架,最后提出了基于马尔可夫-蒙特卡洛采样的电源网络求解算法.仿真实验表明,与随机采样求解电源网络方程相比,马尔可夫-蒙特卡洛采样在不降低计算精度的前提下,运算速度提高了近两个数量级. 相似文献
3.
深亚微米SoC中的电源/地网络设计 总被引:7,自引:3,他引:4
随着芯片集成度的不断提高,其上所消耗的功率也在不断增加,因此,电源/地网络设计的可靠性与有效性就成为了SoC设计中一个关键性的问题.以往的设计中,通常都是由设计师根据经验进行电源/地网络的设计,因而可能导致设计效率的降低,延长了芯片的上市时间.针对这个问题,本文首先介绍了IR压降和电迁移现象的产生原因及其影响因素.其次,提出了一种方法,在芯片物理设计的初始阶段,就对其电源/地网络进行可靠的估算,并在估算的基础上进行电源/地网络的设计,从而在设计的早期确保了电源分配的可靠性,提高了设计效率.最后,本文通过一个DSP&CPU芯片的设计实例,介绍了该方法的使用,并获得了良好的效果. 相似文献
4.
5.
6.
利用加权拉盖尔多项式-时域有限差分方法(WLP-FDTD)求解电源配送网络中电源地平面的瞬态响应过程。将电源地平面等效为二维电路模型,计算该模型在时域中的方程,采用拉盖尔基函数展开电流电压表达式,利用其正交性,避免了稳定约束条件进而得到方程的求解。与传统的时域有限差分方法(FDTD)相比,提出的方法分离了时间和空间变量,不受稳定条件的约束,在计算电源地平面剖分网格数较多时,具有较高的计算速率。仿真结果表明在电源地平面的分析中采用二维WLP-FDTD 比FDTD 的效率更高。 相似文献
7.
8.
电线周围的电磁场能量密度低,电磁换能器采集到的能量通常无法直接驱动无线传感器正常工作.论文采用上变频技术,设计了一种自供电电源管理电路来提高能量采集效率.由于电路的输出功率与品质因数成正比,且品质因数的大小与电路谐振电容的根号值成反比,因此通过提高电路的工作频率来减小谐振电容值,可以使高品质因数的电路产生更高的输出功率,进而增加能量采集效率.实验结果表明,该电路的最大能量采集效率是传统桥式整流电路的2.1倍.当电线中通过1A、50Hz的交流电时,电源管理电路最大采集功率为780μW,能量采集效率达到48.75%.当管理电路中超级电容能量积累达到一定程度,电容放电驱动无线传感器工作. 相似文献
9.
10.
11.
采用基于信号概率的功耗计算模型进行MPRM(Mixed Polarity Reed-Muller)电路功耗优化,信号概率计算是功耗计算的关键.提出一种基于概率表达式的MPRM电路功耗计算方法.该方法兼顾信号概率计算的时间效率和准确性,对MPRM电路中不存在空间相关性的信号通过在电路中传播信号概率的方式计算其信号概率,存在空间相关性的信号则利用概率表达式计算其信号概率,并在电路中传播概率表达式以解决空间相关性问题,在此基础之上根据基于信号概率建立的解析动态功耗和静态功耗计算模型计算电路功耗.为进一步提高时间效率,该方法采用二元矩图表示概率表达式.使用基准电路对所提出方法进行了验证,并与其他采用不同信号概率计算方法的MPRM电路功耗计算方法进行了比较.结果表明所提出方法准确有效. 相似文献
12.
提出了一种电源/地线网络的快速时域分析方法.本算法在每一模拟时刻,首先离散化原始电路并且利用诺顿定律简化电路,继而针对电路中的链式结构的串联支路,提出了一种无误差的等效电路的模型降阶算法,将原始电路压缩为仅由交叉节点组成的电路.然后用预条件共轭梯度法求解被压缩的电路,最后恢复求解中间节点的电压值.有效地提高了算法的分析效率,在不损失精度的情况下,比目前工业界普遍采用的SPICE软件快两个数量级. 相似文献
13.
14.
设计了一种可以与晶体管跨导运算放大器特性高度比拟的运放宏模型.用该宏模型替换采样/保持电路和MDAC模块中的晶体管级放大器电路,进行FFT分析;在仿真结果相差3.2%的情况下,仿真时间为原来的1.7%,大大缩短了流水线ADC的验证周期.在该方法的指导下,设计了一个10位20 MS/s 流水线A/D转换器.在2.3 MHz输入信号下测试,该A/D转换器的ENOB为8.7位,SFDR为73 dBc;当输入信号接近奈奎斯特频率时,ENOB为8.1位. 相似文献
15.
16.
17.
18.
19.
Qing Wu Qinru Qiu Pedram M. Chih-Shun Ding 《Very Large Scale Integration (VLSI) Systems, IEEE Transactions on》1998,6(4):520-528
In this paper, we present a methodology and techniques for generating cycle-accurate macro-models for register transfer (RT)-level power analysis. The proposed macro-model predicts not only the cycle-by-cycle power consumption of a module, but also the moving average of power consumption and the power profile of the module over time. We propose an exact power function and approximation steps to generate our power macro-model. First-order temporal correlations and spatial correlations of up to order three are considered in order to improve the estimation accuracy. A variable reduction algorithm is designed to eliminate the “insignificant” variables using a statistical sensitivity test. Population stratification is employed to increase the model fidelity. Experimental results show our macro-models with 15 or fewer variables, exhibit <5% error for average power and <20% errors for cycle-by-cycle power estimation compared to circuit simulation results using Powermill 相似文献