共查询到20条相似文献,搜索用时 331 毫秒
1.
2.
3.
RS(255,223)码的编译码软件实现 总被引:2,自引:0,他引:2
为了实现RS(255,223)的软件编码和译码,在对纠错技术进行研究的基础上,采用高级语言设计了此码的编码和译码算法。实验表明,软件实现的RS纠错编译码算法是高效的。 相似文献
4.
JTIDS系统是16号数据链系统的通信部件,将指挥控制系统、计算机及各种数据终端组成有机的无缝网络系统,实现作战信息资源共享,为保证数据信息安全可靠的进行交换,其消息传输格式采用了RS纠错编译码、CRC检错编码及交织编码等纠错编码技术.通过分析JTIDS中的RS编译纠错码原理,利用Matlab 6.5,在AWGN信道模式下,以MSK为调制方式,对JTIDS的固定消息格式在RS码和交织编码等纠错编码技术中的信号比特差错概率进行了仿真分析.分析表明利用RS码和交织编码等技术,在纠错范围内比特差错概率较不用纠错编码技术时有着明显的改善,即数据信息传输的安全性可靠性更高. 相似文献
5.
在引入RS码编译码原理的基础上,通过对二维条码PDF417码和四一七国家条码规范的分析和研究,将RS码技术应用到PDF417码纠错码的编码、译码算法过程中,完成了PDF417纠错的实现,同时给出了在GF(929)域中计算3的幂值的方法,解决了中间结果过大导致数据溢出的问题。为PDF417码的纠错码提供了一个完整的解决方案。 相似文献
6.
介绍了Grid Matrix (GM)网格矩阵二维条码的相关概念和其纠错编译码技术的原理及其应用.利用优化的Berlekamp-Massey迭代算法,钱氏搜索算法,Forney算法和改进的一位误码快速纠错算法实现了适用于GM二维条码纠错的Reed-Solomon (RS)码的译码.同时,给出了在GM纠错码的伽罗华域GF(27)中的运算规则和快速实现方法,提高了GM纠错编译码的效率,满足了实际应用中的性能要求,为实现GM二维条码的纠错编译码提供了一个完整的解决方案. 相似文献
7.
适用于空间机器人遥操作系统数据通信的纠错编码 总被引:1,自引:0,他引:1
本文首先介绍了一般机器人遥操作系统在通信中使用的差错控制技术,接着根据空间机器人遥操作系统中通信信道的特点,提出采用Reed-Solomon(RS)码作为空间机器人遥操作系统的遥测数据和遥控数据的纠错编码,用软件实现了基于有限域GF(2^8) 的通用编译码算法,最后分析了在空间遥操作原型系统中应用RS码后的误码性能。 相似文献
8.
由于工艺制约,NAND Flash存储器会出现位差错现象,为此引入了RS码保证其数据完整性和正确性.在研究RS码基本原理基础上,给出了编码和译码的电路实现,其中采用并行结构实现钱式搜索电路、采用流水线架构实现译码.与传统方法相比,该实现缩短了计算周期,提高了最高工作频率.在Quartus平台下对RS编译码模块进行功能仿真,仿真结果表明,该纠错码能够满足NANDflash存储器纠错要求,是一种正确适用的纠错方案. 相似文献
9.
10.
11.
12.
13.
DVB是数字视频广播标准,它采用MPEG-2传输流作为其传输层标准。将对应用于其系统中的RS(204,188)纠错编译码进行理论上的探讨,给硬件电路的设计与实现提供思路。 相似文献
14.
在分析RS(Reed-Solomon)码编译码基本原理的基础上,对编码过程中的乘法电路实现进行了深入分析,对译码过程中用于错误位置多项式和错误值多项式计算的BM(Berlekamp-Massey)迭代算法进行改进,并设计了适合于FPGA硬件实现的伴随式计算策略和钱搜索电路。硬件实现结果表明,改进算法能有效节省硬件资源,在Xilinx公司的XC4VSX35 FPGA上仅需要总资源的15%就可以实现(31,15)RS码编译码器电路,且在200 MHz系统时钟频率时达到10 Mb/s的译码速率,实现了高速数据处理。 相似文献
15.
对1090 MHz扩展电文(1090ES)信号进行相位调制,可以扩展1090ES数据链容量,为此研究了基于8进制相移键控(8PSK)的1090ES扩容系统中的RS码校验技术。首先,根据RS码特点及1090ES扩容数据链结构,设计RS码的码元总长度为54;然后,通过Matlab仿真,探讨了不同RS码编码效率下的差错性能及其对1090ES扩容系统性能的影响,由此确定了RS码编码效率的最佳选取范围为0.6~0.7;最后,具体分析所选定编码效率范围内RS码的差错性能,进一步确定了信息码元长度,仿真结果表明,信息码元个数可选择为32、34或36。以RS(54,32)为例,进行Matlab仿真分析,结果表明,所设计RS码能有效提高1090ES扩容系统的差错性能。 相似文献
16.
为了满足部分工业控制系统的高速、单向数据传输需求,基于Aurora协议和PCIE接口设计了高速数据传输平台,在AX7325开发板上完成逻辑电路设计和实验仿真。采用RS编码技术,改善了单向传输中高误码率和数据包丢失的情况,并实现了多个RS编译码单元并行处理的管理控制。经过仿真和板级实验,所设计的改进高速数据传输平台可满足传输速率要求,性能稳定,误码率低。 相似文献
17.
适用于CCSDS标准的RS(255,223)码编码器设计* 总被引:1,自引:0,他引:1
研究了在CCSDS标准下RS编码器的时域编码方法。分析了RS码的编码原理,基本单元电路设计,包括有限域加法器和乘法器,并着重阐述了自然基下常系数并行乘法器的实现方法。在此基础上,选用系数对称的生成多项式,在QuartusⅡ5.0编译环境下设计了RS(255,223)对称结构的编码器,节约了硬件资源,给出了仿真结果图,经检验输出结果正确。采用此方法设计的RS(255,223)编码器具有控制单元简单、模块结构规则,易于FPGA实现,可用于高速场合等特点。 相似文献
18.
19.
20.
分别研究了有限域GF(2m)中自然基和对偶基下比特并行乘法器的设计方法与实现手段;在分析有限域乘法运算法则的基础上,用Matlab简化其复杂而消耗资源的部分,得到形式简单的组合逻辑,并用VHDL语言分别设计了有限域GF(2m)中自然基和对偶基下比特并行乘法器,之后在QuartusⅡ编译环境下,分别对自然基下常系数乘法器和对偶基下乘法器进行编译,最后用仿真软件ModelSim进行仿真;仿真结果表明,该乘法器结构规则,易于实现,消耗资源少,性能良好,为实现RS(255,223)编译码奠定了基础。 相似文献