一种基于分层译码和Min-max的多进制LDPC码译码算法

该文在现有译码算法的基础上提出一种高效的非二进制低密度奇偶校验码(NB-LDPC)译码方法,充分利用了分层译码算法与 Min-max 算法的优点,不但译码复杂度低、需要的存储空间小,而且可将译码速度提高一倍。应用该算法,对一种定义在GF(25)上的(620,509)码进行了仿真。该码的仿真结果表明：在相同误码率下,该文译码算法所需最大迭代次数仅为Zhang的算法(2011)的45%。     

低密度奇偶校验码在EBPSK系统中的应用

扩展的二元相移键控(EBPSK)是一种高效调制,为了降低其在低信噪比下的误码率,引入了低密度奇偶校验码(LDPC)。用BP算法对LDPC码进行译码时,需要计算译码初始信息。根据所用EBPSK解调器的特点,本文定义了解调输出的近似似然比,不仅可以降低系统的复杂性,同时通过仿真发现,利用其作为译码初始消息可以得到较高的信噪比增益。因此,在EBPSK系统中应用LDPC码以抵抗噪声、降低误码率是一种较有效的方式。     

基于FSO系统极化码的改进译码方案研究

针对服从对数正态分布的大气弱湍流信道模型,选用极化码来改善FSO系统传输性能。引入一种基于3×3核心矩阵的置信传播(BP)译码方法,对核心矩阵、码字长度、以及基本单元计算式进行了改进。对比采用新型BP译码方法与传统BP译码方法的FSO系统误码率性能。仿真实验结果表明,改进型BP译码方法与传统BP译码方法相比有着更低的误码率。由于系统构造的原因,改进型BP译码占用的存储空间较少、译码延迟时间短,在码长较长的情况下,对FSO系统传输性能有较大的提升。     

基于电力线通信的LDPC码分层译码算法研究

针对电力线信道多径延迟效应和脉冲噪声影响问题,建立了基于电力线的LDPC-OFDM系统模型.并基于该模型,对低密度奇偶校验码(LDPC)的译码算法进行深入研究.基于最小和置信传播(Belief Propagation,BP)译码算法原理,改进分层和积译码算法,提出一种基于修正因子的分层最小和对数似然比译码算法.仿真结果表明,该算法译码复杂度低,迭代收敛速度快,能够有效降低电力线LDPC-OFDM系统的误码率(BER),提高传输效率.     

一种适用于大数逻辑可译LDPC码的自适应译码算法

大数逻辑可译低密度奇偶校验(LDPC)码是一类具有较大列重的码,针对此类特殊的LDPC码,提出了一种基于整数可靠度的低复杂度自适应译码算法。在译码的过程中,算法对每个校验节点分别引入不同的自适应修正因子对外信息进行修正。仿真表明提出的自适应译码算法的性能与和积译码算法的性能相当,在误码率(BER)约为10-5时两种算法性能之间仅有0.1 d B的差异。所提算法具有复杂度低、可并行操作、全整数的信息传递等优点,十分有利于工程实现。     

基于重复累积码的BICM系统译码算法

重复累积码(RA)由于其编译码复杂度低、性能接近香农限的优点,目前得到学术界的广泛关注。文中研究了RA码及其译码算法,并将其应用于比特交织编码调制(BICM)系统。针对低信噪比下基于RA码的编码调制系统误码率较高的问题,提出了一种改进算法,该算法通过在解调器和译码器之间引入迭代处理,利用译码器输出的外信息改善解映射结果,从而降低了系统误码率。仿真结果表明,在加性高斯白噪声(AWGN)信道、瑞利(Rayleigh)衰落信道下,BICM系统使用迭代的译码算法与原算法相比,误码性能有较明显提高。     

光传输系统中一种分组Turbo码的新颖译码算法分析

基于遗传算法与Chase译码算法的各自优势,提出了一种降低运算复杂度并加快译码速度的新颖分组Turbo码(BTC)译码算法.与传统的Chase译码算法相比,该译码算法降低了译码复杂度且加快了译码速度.仿真分析表明,该算法较传统的Chase译码算法在误码率为10-6时提高了约1.15 dB的净编码增益(NCG),具有良好的纠错性能.因而它是一种适用于光传输系统且实用性较强的新颖BTC译码算法.     

LDPC码中一种基于节点残余的BP译码算法

研究了基于变量节点传递到校验节点的信患残余的LDPC码BP译码(VC-RBP)算法.此算法是一种利用节点间残余信息动态调度的置信传播算法,有着译码速度快、误码率性能优良、复杂度较低的优点.类似于信息残余LDPC码的BP译码(RBP)算法,但在残余信息的计算时有所不同.仿真结果表明,该算法在误码率为10<'-4>、迭代次数为10时优于RBP算法0.28 dB.     

线性分组码译码算法的快速性能分析

为了分析高斯白噪信道中线性分组码的译码性能,提出了采用低信噪比时数值仿真和高信噪比时理论估算相结合的方法来计算误码率,从而快速准确地获取整个信噪比范围内的译码性能曲线.试验结果表明,该方法得到的误码率与实际误码率一致.     

光通信中基于分组Turbo码的一种改进Chase译码算法

为了适应光通信发展的要求,依据分组Turbo码(BTC)传统Chase译码算法的分析,提出了一种基于不对等可靠位数的改进新译码算法。使用该算法在每次迭代时将产生一个可靠度参数对外部信息进行修正,从而提高BTC的译码性能。仿真结果表明:在误码率(BER)为10-5且迭代4次的情况下,新BTC译码算法与传统Chase译码算法相比,其净编码增益(NCG)提高了0.9dB,并且在最差情况下给系统增加的译码复杂度都不大。     

光通信系统中基于伽罗华域乘群的QC-LDPC码的一种新颖构造方法

基于Galois域GF(q)乘群,提出了一种构造简单且编码容易实现的新颖准循环低密度奇偶校验(QC-LDPC)码构造方法,可灵活地调整码长、码率,且编译码复杂度低。用本文方法构造了适用于光通信系统的非规则QC-LDPC(3843,3603)码,仿真表明,与已广泛用于光通信系统中的经典RS(255,239)码相比,用本文方法构造的码具有更好的纠错性能,且其性能优于用SCG方法构造的LDPC码和规则的QC-LDPC(4221,3956)码,适合用于高速长距离光通信系统。     

A novel construction scheme of QC-LDPC codes based on the RU algorithm for optical transmission systems

A novel lower-complexity construction scheme of quasi-cyclic low-density parity-check (QC-LDPC) codes for optical transmission systems is proposed based on the structure of the parity-check matrix for the Richardson-Urbanke (RU) algorithm. Furthermore, a novel irregular QC-LDPC(4 288, 4 020) code with high code-rate of 0.937 is constructed by this novel construction scheme. The simulation analyses show that the net coding gain (NCG) of the novel irregular QC-LDPC(4 288,4 020) code is respectively 2.08 dB, 1.25 dB and 0.29 dB more than those of the classic RS(255, 239) code, the LDPC(32 640, 30 592) code and the irregular QC-LDPC(3 843, 3 603) code at the bit error rate (BER) of 10-6. The irregular QC-LDPC(4 288, 4 020) code has the lower encoding/decoding complexity compared with the LDPC(32 640, 30 592) code and the irregular QC-LDPC(3 843, 3 603) code. The proposed novel QC-LDPC(4 288, 4 020) code can be more suitable for the increasing development requirements of high-speed optical transmission systems.     

M-QAM系统中QC_LDPC译码性能研究

研究了M-QAM与QC-LDPC结合的调制编码系统的性能。详细推导M-QAM软解调的后验概率计算公式,得出正方形星座软解调时,解映射搜索点数由M可降低为M～(1/2)的结论。通过仿真,对调制阶数对系统性能的影响进行了评估。QC-LDPC译码采用M.Mansour最新提出的P-TDMP算法,仿真结果显示,P-TDMP算法比传统的置信传播译码算法有一定的性能增益,它还提高了硬件实现的并行度,降低了系统的开销。     

Low-Complexity High-Speed Decoder Design for Quasi-Cyclic LDPC Codes

This paper studies low-complexity high-speed decoder architectures for quasi-cyclic low density parity check (QC-LDPC) codes. Algorithmic transformation and architectural level optimization are incorporated to reduce the critical path. Enhanced partially parallel decoding architectures are proposed to linearly increase the throughput of conventional partially parallel decoders through introducing a small percentage of extra hardware. Based on the proposed architectures, a (8176, 7154) Euclidian geometry-based QC-LDPC code decoder is implemented on Xilinx field programmable gate array (FPGA) Virtex-II 6000, where an efficient nonuniform quantization scheme is employed to reduce the size of memories storing soft messages. FPGA implementation results show that the proposed decoder can achieve a maximum (source data) decoding throughput of 172 Mb/s at 15 iterations     

A novel QC-LDPC code based on the finite field multiplicative group for optical communications

A novel construction method of quasi-cyclic low-density parity-check(QC-LDPC) code is proposed based on the finite field multiplicative group,which has easier construction,more flexible code-length code-rate adjustment and lower encoding/decoding complexity.Moreover,a regular QC-LDPC(5334,4962) code is constructed.The simulation results show that the constructed QC-LDPC(5334,4962) code can gain better error correction performance under the condition of the additive white Gaussian noise(AWGN) channel with iterative decoding sum-product algorithm(SPA).At the bit error rate(BER) of 10-6,the net coding gain(NCG) of the constructed QC-LDPC(5334,4962) code is 1.8 dB,0.9 dB and 0.2 dB more than that of the classic RS(255,239) code in ITU-T G.975,the LDPC(32640,30592) code in ITU-T G.975.1 and the SCG-LDPC(3969,3720) code constructed by the random method,respectively.So it is more suitable for optical communication systems.     

近地应用CCSDS标准LDPC码动态补偿译码算法研究

针对CCSDS推荐的(8176,7154)有限几何准循环LDPC码,研究了LDPC码的修正最小和译码算法,提出了一种新的动态补偿最小和译码算法,并将本算法和修正最小和译码算法进行了性能比较。仿真结果显示,动态补偿最小和译码虽然算法迭代的收敛速度有所减慢,但具有比修正最小和算法更好的误码性能。     

准循环LDPC码的两种典型快速译码算法研究

该文从译码速率、硬件实现的复杂度和误码率3个方面对比研究了两种典型的高速译码算法:Turbo型和积算法与并行加权比特翻转算法。以准循环LDPC码为对象,给出了Turbo型和积算法和并行加权比特翻转算法的实现时序、硬件复杂度以及误码率性能,其中,并行加权比特翻转算法的高效时序结构是首次给出的。计算机仿真结果表明,这两种算法都能够在迭代次数较少时取得良好的性能。     

800Mbps准循环LDPC码译码器的FPGA实现

本文提出了一种适用于准循环低密度校验码的低复杂度的高并行度译码器架构。通常准循环低密度校验码不适于设计有效的高并行度高吞吐量译码器。我们通过利用准循环低密度校验码的奇偶校验矩阵的结构特点,将其转化为块准循环结构,从而能够并行化处理译码算法的行与列操作。使用这个架构,我们在Xilinx Virtex-5 LX330 FPGA上实现了(8176,7154)有限几何LDPC码的译码器,在15次迭代的条件下其译码吞吐量达到800Mbps。      

A Memory Efficient Partially Parallel Decoder Architecture for Quasi-Cyclic LDPC Codes

This paper presents a memory efficient partially parallel decoder architecture suited for high rate quasi-cyclic low-density parity-check (QC-LDPC) codes using (modified) min-sum algorithm for decoding. In general, over 30% of memory can be saved over conventional partially parallel decoder architectures. Efficient techniques have been developed to reduce the computation delay of the node processing units and to minimize hardware overhead for parallel processing. The proposed decoder architecture can linearly increase the decoding throughput with a small percentage of extra hardware. Consequently, it facilitates the applications of LDPC codes in area/power sensitive high-speed communication systems     

一种可变码长码率QC-LDPC编译码芯片设计与实现

提出一种可变码长码率QC-LDPC编解码芯片结构,并进行了硬件实现,包括基于循环移位矩阵向量乘法器的编码模块和基于部分并行循环迭代译码结构的译码模块.对该QC-LDPC编解码器的性能评估结果表明：采用该结构的编解码器性能优良,实现复杂度低,数据吞吐率高.在此基础上,采用90nm CMOS工艺,对QC-LDPC编解码器进行了逻辑综合和版图设计,芯片版图面积为15mm2,功能和性能指标满足设计要求.