共查询到10条相似文献,搜索用时 703 毫秒
1.
2.
3.
一种基于FPGA的可重构计算系统设计 总被引:7,自引:0,他引:7
介绍可重构计算的概念和基于SRAM工艺的FPGA器件的特点。设计了一种基于FPGA器件的可重构计算系统,着重讲述了该系统的在线重配置电路的总体结构,FIFO、FPGA配置逻辑模块、控制寄存器和控制逻辑等功能模块及系统的工作流程。最后探讨了可重构计算相关研究面临的问题和发展方向。 相似文献
4.
针对机载机电系统远程数据采集与控制的接口问题,设计了一种基于FPGA的机电系统通用接口单元.采用“FPGA+微处理器+开关矩阵”的硬件架构,利用FPGA并行的硬件模块以及可重构性,实现了机载子系统的功能分配以及故障诊断与重构;利用开关矩阵对任意通道的桥接功能,实现了机载信号到调理电路的灵活切换.研究了通用接口的设计思想、体系结构,重点讨论了模块化设计、FPGA重构、开关矩阵配置等关键技术.实验结果表明,该通用接口单元速度快、可靠性好、配置灵活,具有一定的通用性和扩展性. 相似文献
5.
FPGA动态重构系统通常划分为静态模块和可重构模块,他们之间的通信必须要通过一个固定通路,以使得静态模块和在运行的可重构模块不受正在重构的可重构模块的影响。本文介绍了基于Xilinx器件的可重构系统开发中所使用的用于可重构模块与其他模块通信的称为总线宏的结构,并研究了总线宏的实现方式以及它的控制。 相似文献
6.
针对通用逻辑开发和可继承性设计提出一种动态可重构IP系统的设计方案,它主要依靠下载bits流文件改变FPGA的配置存储器来实现重构,其配置时间只与预设的IP模块大小有关,与IP的结构无关而且可以利用相关的辅助设计工具.本文介绍了该系统设计实现的流程及关键技术,并以具体实验给以验证. 相似文献
7.
FPGA动态重构系统通常划分为静态模块和可重构模块,他们之间的通信必须要通过一个固定通路,以使得静态模块和在运行的可重构模块不受正在重构的可重构模块的影响.本文介绍了基于Xilinx器件的可重构系统开发中所使用的用于可重构模块与其他模块通信的称为总线宏的结构,并研究了总线宏的实现方式以及它的控制. 相似文献
8.