基于FPGA和多DSP的多总线并行处理器设计

设计了一种用于目标识别与定位的基于FPGA和多DSP的多总线并行处理器,其特征在于将FPGA作为系统数据缓存、通信与控制中枢,以此为核心,通过数据与控制总线联接端口控制CPLD芯片,通过EMIF总线分别联接DSP(A)、DSP(B)和DSP(C)处理芯片;端口控制CPLD芯片的输入端联接多路并行ADC模数转换芯片,输出端口联接LCD输出显示模块;有源晶体振荡器与FP-GA芯片联接,FPGA芯片将有源晶体振荡器分为4路时钟信号输出,分别输出到CPLD和3片DSP芯片;设计改进了传统采用单DSP搭建信号处理器模式,实际测试的系统内部数据传输速度达到100M,系统最大处理能力可以达到7200MIPS,具有功能强、性能指标高、结构紧凑的优点。     

基于DSP与TLV320AIC23B的音频处理系统

介绍了基于DSP的音频处理技术,提供采用音频编解码芯片TLV320AIC23和DSP理器实现的音频处理系统的典型解决方案.音频编解码芯片完成模拟音频信号与数字信号之间的相互转换,包括语音信号采集和语音信号发送两部分.DSP处理器则完成对经模数转换后的语音信号在数字域处理的过程.该方案可以充分发挥DSP所具有的灵活性好、处理速度快的特点.     

CPLD在图像采集与控制中的应用

该文详细介绍了基于CPLD/FPGA技术的视频图像采集与控制的软硬件设计方法及实现方案。在该设计中,CPLD/FP-GA的主要功能是完成视频图像采样,对图像信号进行动态检测。本设计中的主控制器采用了ALTERA公司的CPLD芯片EPM7128SLC84,采用VHDL作为硬件描述语言,但是所编写的VHDL源程序既适用于CPLD器件,又适用于FPGA器件。     

电子耳蜗体外语音处理器的设计

电子耳蜗是一种通过电刺激残存听神经使重度耳聋患者恢复部分听力的人工装置,由体外语音处理器和体内接6/刺激器组成.本文设计基于通用16位定点DSP芯片TMS320VC5502的语音处理器,系统设计包括硬件和软件部分.硬件部分由采样模块、发射模块组成,低功耗立体声模数转换芯片CS53L21用于采集语音信号,利用MLX90121通过射频发射编码的语音信息.软件部分实现4通道的CIS(Continuous Interleaved Sampling)语音处理策略,完成对采样语音信号的处理,并通过采样语音信号数据验证算法的正确性.     

FPGA+双 DSP结构的雷达信号采集处理系统设计

提出了一种基于PCI总线的采用FPGA 双DSP结构的雷达信号采集处理系统,FPGA芯片XCVIOOE负责控制采样并作为信号的预处理单元,双超级哈佛结构(SHARC)数字信号处理器ADSP21065L构成高速处理单元,PCI接口芯片PCI9054实现标准的32位PCI总线接口,构成了一个用于高频地波雷达信号采集处理的通用标准化硬件平台。该方案充分发挥了不同处理器件的优点,具有运算能力强、接口方便和编程灵活的特点。实验证明,系统能够满足高频地波雷达信号实时采集处理的要求。     

基于CPLD的电梯编码器信号处理

提出以CPLD作为处理器的协处理单元,处理电梯编码器信号的设计方案。CPLD以总线扩展方式来实现与处理器的通信。经软件仿真和现场测试证明,该方案能很好地处理电梯编码器信号。     

基于CC2530的语音侦听节点设计方案

针对现有语音侦听设备中存在的布设困难、价格昂贵和功耗高等问题,提出了基于CC2530的语音侦听节点设计方案。该方案采用CMX649芯片作为语音感知模块来完成语音信号的检测、采样和编码。采用CC2530作为核心处理器模块来完成节点的控制、数据的处理及无线传输。TPS780330220产生稳定的3.3V电压,可维持节点的正常运行。测试结果表明,该节点能稳定地实现语音信号的实时采集与无线传输,具有体积小、使用方便、成本低、功耗低和侦听距离远的特点。     

基于FPGA的实时心电监护系统设计

介绍了一种基于现场可编程门阵列(FPGA)的实时心电监护系统。该系统采用FPGA为中央数字处理器,采用硬件描述语言(VHDL)进行结构化设计,实现了心电信号(ECG)的实时采集、处理和传送。同时还在芯片内集成了数字滤波和数据压缩存储算法,实现心电信号的实时处理和压缩。     

ARM与神经网络处理器的通信方案设计

基于ARM芯片和FPGA的特点,设计了一种ARM与FPGA人工神经网络处理器之间的通信方案。该方案采用ARM的ZDMA控制器对数据传输进行控制,完成ARM与神经网络处理器的控制寄存器组、分布式存储器、样本存储器等存储体的数据交换。     

基于DSP和ARM的音频处理系统设计

根据TI公司的立体声音频编解码芯片TLV320AIC23的接口特点,结合数字信号处理技术和嵌入式系统的应用,设计了该芯片与TI公司DSP(数字信号处理)芯片TMS320VC5402和Samsung公司ARM芯片S3C4510B的硬件接口电路,ARM通过I~2C接口实现对AIC23的控制编程,完成AIC23的初始化。DSP通过其多通道缓冲串口McBSP与AIC23实现数据交换,完成音频信号的分析与处理。该系统适于语音信号编解码处理、语音识别和语音控制等应用。     

基于FPGA的音频处理芯片的设计

提出一种采用现场可编程门阵列器件FPGA实现音频处理芯片的方案。首先对FIR滤波器的算法进行了改良，然后采用VHDL语言对音频处理芯片的每个模块分别设计。最后通过计算机软件对该芯片进行仿真，给出仿真波形和仿真结果．证明本芯片的设计达到了预期要求。     

FPGA实现任意波形发生器

为研究可控频率且稳定的简单波形信号,介绍了一种利用现场可编程门阵列（FPGA）实现基于直接数字频率合成（DDS）技术的任意波形发生器（AWG）。以SEED-XDTKFPGA实验箱为系统平台,搭建任意波形发生器系统,用硬件描述语言（VerilogHDL）编程实现DDS部分。通过在ModelSim环境下仿真,得到正弦波、锯齿波和方波波形,在数字示波器上得到频率为1．5625MHz正弦波形,在信号处理中具有更好的实用价值。     

基于DSP+FPGA结构图像处理系统设计与实现

为了实现视频图像的实时处理，采用基于DSP FPGA的线性流水阵列结构，用现场可编程门阵列FPGA对采集的视频数字图像做预处理，并结合大规模可编程逻辑阵列CPLD进行逻辑控制，实现了视频图像的采集和目标提取的视频数字图像处理系统。介绍了该视频图像处理系统的硬件组成、工作原理和各种视频跟踪算法的应用。该系统与计算机联结，配以适当的图像处理软件和开发系统，即可形成一个通用的实时图像处理平台。     

高精度数字化超声波液体流量测试系统设计

根据超声波时差法测量流量的原理,设计了一种数字化超声波液体流量测量系统。基于增强型高精度时间数字转换芯片TDC-GP21的流量测试系统的设计方案,采用复杂可编程逻辑器件（CPLD）,协助数字信号处理器（DSP）TMS320F2812实现逻辑控制、时序协调等功能,与TDC-GP21共同构成核心的测量系统。以MC1350和外围辅助电路构成的数字化自动增益控制系统使仪表能够适应不同管径流量的测量。由DSP完成测量系统的数据处理和曲线拟合,从而实现完整的数据存储、通信、复位等功能,保证了系统的信号采样精确和高速数据处理。     

基于CPLD的DSP单元外围控制枢纽的设计

数字信号处理器(DSP)以其数据处理功能强大的特点在嵌入式设备中得到广泛应用,作为设备数据处理核心的DSP,往往需要多种外设的协同工作。而DSP本身接口有限,且片内资源应尽量集中于核心运算功能,故需引入外部控制与协调模块。文中实现了一种基于复杂可编程逻辑器件(CPLD)的控制与协调模块,协助DSP芯片TMS320C6713进行逻辑控制和时序协调,从而实现具备完整存储、通讯、复位功能的数据处理单元,并应用于一个超声波流量检测系统,保证了系统的精确信号采样和高速数据处理。     

基于MAP-CA的视频多点处理系统的研究与实现

文中介绍了一种高性能媒体信号处理器MAP-CA，它具备对视音频信号进行压缩处理的优化结构和多种方便的标准音视频接口。针对视频会议中视频信息的处理需求，以MAP—CA为核心处理器，设计了一个基于PC机的插卡式视频多点处理子系统，可应用于视频会议中多路码流的实时合成和转换，并且不会增加PC机负担。     

数字图像处理算法评估系统的硬件设计

为了能对不同的数字图像处理算法进行评估,采用了USB2．0总线技术传送数字图象数据到数字图像处理系统,在硬件设计上采用DSP＋FPGA来完成图像处理任务。整个系统具有处理能力强,重现性好,能完成各种图像处理算法评估。     

基于NiosⅡ的视频采集与DVI成像研究及实现

采用FPGA作为视频采集控制和图像处理芯片,配置NiosⅡ软核,在FPGA片内完成图像处理和图像显示控制,简化了硬件电路和软件程序的设计。在FPGA片内编写视频采集时序,并配置NiosⅡ控制软核,模拟视频数据经视频解码芯片输出ITU-RBT.656格式数据送入FPGA,通过时序控制和NiosⅡ软核把视频解码数据依序存储在SSRAM中,并进行裁剪、交织、颜色处理。