基于NiosⅡ的音频信号分析仪设计

文中研究了一种基于傅立叶变换和Nios软核控制器的硬件音频信号分析方法,并构成一种音频信号分析仪。该仪器通过Avalon—ST总线有效的把FFT IP核与Nios软核处理器有机的结合起来,在FPGA芯片上配置NiosⅡ软核处理器和相关的接口模块来实现嵌入式系统的主要硬件结构,该结构使得软件和硬件集成到一片可编程逻辑器件平台上,使设计同时获得软件的灵活性以及硬件的高性能优势。设计中,在AlteraEP2C35系列FPGA芯片中嵌入NiosⅡ软核处理器,使之集成在一片FPGA上,开发效率高、灵活性强,能较好地满足的市场需求。     

基于双NiosⅡ软核处理器的机器人控制器设计

介绍了基于FPGA的双Nios Ⅱ软核处理器的特点及开发流程.利用双Nios Ⅱ软核处理器的特点,在一片FPGA芯片实现双软核处理器,分担外设控制与算法控制,很好地解决了机器人控制器程序结构复杂以及实时性差难题.实际调度结果表明,该控制系统切实可行,有利于进一步的设计和发展.     

基于NiosⅡ多核驾驶疲劳检测系统设计

采用SOPC技术,对多核驾驶疲劳检测系统进行了研究与设计.为了实现系统设计的单片化,把NiosⅡ软核处理器、摄像头采集控制器IP核、部分图像处理算法模块等系统部件都集成到一块FPGA上.为了提高系统处理速度,系统采用双NiosⅡ软核处理器设计,同时利用NiosⅡ处理器自定制指令与C2H加速编译工具对系统中关键部分进行硬件加速,使系统具有实时性检测功能.     

基于FPGA的双通道实时图像处理系统

针对基于PC机式图像处理系统实时性不强,FPGA+DSP模式成本高、资源利用不充分、设计难度高等问题,设计了一种新的双通道实时图像处理系统.以一片FPGA芯片为核心处理器,利用红外热像仪和CCD摄像机采集视频图像,经AV视频线送至ADV7180完成视频解码,图像处理模块通过Verilog语言、内嵌DSP硬核以及Nios II处理器予以实现.实验表明,系统实时性强、图像处理效果良好,并具有成本低、设计简单、应用灵活等特点.     

基于SoPC的实时视频处理与显示设计

介绍了一种采用SoPC技术,适用于光照度不够均匀造成图像灰度过于集中环境下的视频处理与显示设计。该系统基于FPGA技术,通过将NiosⅡ软核处理器、用户自定义逻辑模块、存储器、I/O等集成到单块低成本的FPGA上,实现对解码芯片SAA7113H的初始化及配置、视频图像灰度信号直方图统计以及灰度均衡化的实时处理与显示。其设计灵活、可靠性高,并且降低了成本和功耗。     

基于Nios Ⅱ的多生理参数处理系统的设计

以Nios Ⅱ软核处理器为核心的多生理参数系统数据处理平台的搭建,在FPGA中嵌入32位Nios Ⅱ软核系统,用以控制信号的采集、处理、存储与显示等功能。Nios Ⅱ系统设计以Nios Ⅱ软核为核心,将全部的接口电路集成在同一片FPGA上,结构简单,易于修改,具有很高的性价比。     

双NiosⅡ软核在嵌入式系统中的应用

在Altera公司提供的高性能FPGA芯片中嵌入双NiosⅡ软核,设计实现64路视频点播系统。在SOPCBuilder和QuartusⅡ开发工具中,将NiosⅡ处理器和用户自定义逻辑集成到FPGA芯片上,实现多路视频节目同时播放。该设计减小了系统体积,提高了处理速度,增强了系统的实用性,可以为车栽视频点播系统提供高速视频数据流。     

基于NiosⅡ的视频采集及网络传输系统的实现

研究了一种以NiosⅡ为处理器核心的视频采集及网络传输系统并FPGA实现.系统采用双NiosⅡ处理器构架,利用SOPC技术构建网络平台,分析了SOPC系统定制、存储空间共享、内存映射、双核通信的实现机制.设计采用PAL制式的摄像头作为视频数据源,两个NiosⅡ软核和外设组成的SOPC系统负责视频数据的采集、缓存、打包及发送.系统中双NiosⅡ协同工作,以嵌入式Linux操作系统作为软件平台,在RTP实时传输协议的支持下实现视频数据网络传输,提高系统的工作效率和稳定性.     

基于FPGA的AVS视频解码芯片验证平台设计

针对AVS视频解码芯片仿真和验证的要求,提出了基于FPGA的验证平台框架。该验证平台主要用于对AVS解码芯片进行硬件模块的验证,从而为整个视频解码芯片的开发提供可靠的依据。该平台基于Nios II软核处理器,可使软件模块和硬件模块在一个平台下真正实现软硬件协同工作。基于该平台实现了多个硬件模块和AVS视频解码芯片的验证,其结果证明了该验证平台的正确性和可靠性。     

基于NiosⅡ软核的PCM遥测信号源设计

设计了一种基于FPGA的遥测PCM信号源,该信号源采用FPGA作为主控芯片,U盘读写控制芯片CH376读取U盘中的遥测数据,并以一定码速率发送出去产生PCM信号.数据的发送采用边读取、边发送的方式,在FPGA内部配置了两块存储器,采用乒乓操作保证数据发送的连续性.软件主程序的编写是设计核心,运行在NiosⅡ软核处理器上,控制硬件模块协调工作.     

基于Nios Ⅱ的数字音频录放系统的设计

介绍了一种基于SOPC技术的嵌入式数字音频录放系统的设计方案。该系统通过在FPGA芯片上配置NiosⅡ软核CPU和相关的接口模块来实现嵌入式系统的主要硬件结构,并结合系统的软件设计来控制音频编/解码芯片和SDRAM,实现了音频信号的A/D、D/A转换、存储、回放等功能。由于采用了SOPC和DMA控制技术,该系统具有设计灵活、扩展性好和数据处理速度快等优点。     

基于NiosⅡ的数字音频录放系统的设计

介绍了一种基于SOPC技术的嵌入式数字音频录放系统的设计方案.该系统通过在FPGA芯片上配置NiosⅡ软核CPU和相关的接口模块来实现嵌入式系统的主要硬件结构,并结合系统的软件设计来控制音频编/解码芯片和SDRAM,实现了音频信号的A/D、D/A转换、存储、回放等功能.由于采用了SOPC和DMA控制技术,该系统具有设计灵活、扩展性好和数据处理速度快等优点.     

模块化机器人嵌入式多核主控制器设计

针对模块化机器人控制,提出一种基于FPGA的片上多核主控制器设计方案。利用SOPC技术在单一芯片上设计两个完全不同结构的核心:Nios II软核处理器和协处理器。详细介绍了机器人控制的路径规划流程、Nios Ⅱ软核体系、协处理器的构架及接口以及基于SOPC的片上多核系统实现。实验结果验证了多核主控制器设计的可行性。     

片上可编程系统在地震数据采集中的应用

通过灵活配置,采用包括NiosⅡ CPU软核、采集控制接口、通讯接口以及数据传输控制模块等一些外围接口,配合ADC采集芯片,组成了一个具有采集控制和传输功能的数据采集系统。通过测试和实验,达到了预期的设计要求。缩短了开发周期,提高了研发的工作效率。     

近红外光信号采集的FPGA控制接口设计与实现

介绍了一种近红外信号采集模块的设计方案,它主要采用ADS1299采样芯片,利用FPGA的可编程逻辑控制的特点,采用状态机编程思想,通过编程设计A/D的读控制时序和写控制时序,将采样结果实时保存在双口RAM里,并通过Nios II软核处理器进行控制,从而实现高精度多通道A/D采样系统采集模块的设计。通过实验表明,该设计是有效可行的。     

基于NiosⅡ的VGA图像控制器的研究与设计

VGA(视频图形阵列)作为一种标准的显示接口得到了广泛的应用.随着嵌入式系统的迅速发展,尤其是高速图像处理的发展,对实时图像处理进行显示有了更多的需要.本文依据VGA显示原理,"抛弃"VGA显示专用芯片,采用SOPC(可编程片上系统)技术,将NiosⅡ32位处理器软核嵌入到FPGA(现场可编程门阵列)中.通过编写DMA控制模块和VGA显示控制模块,设计TVGA图像显示控制器.此方法构建的VGA显示系统体积小、功耗低、可靠性强.     

基于NiosII软核的视频解码系统优化设计

研究了基于嵌入式Nios Ⅱ软核的MPEG-4视频解码系统的设计优化,以期提高便携式多媒体播放器视频解码的综合性能。提出了在可编程片上系统(System on a programmable chip,SOPC)中软硬件协同设计方案,通过研究二维离散余弦逆变换、运动补偿、颜色空间转换的硬件IP核优化设计与实现,构建基于Nios II软核软硬件协同设计的视频解码系统。以Altera型号EP2C35F672C8的FPGA为核心的SOPC系统测试结果表明,该系统在运行频率仅为100MHz下,测试码流的码率为1 593.90kb/s时,帧率可以达到35.20f/s,实现了MPEG-4的实时解码,从而使该SOPC软硬件协同设计实现了播放器的低功耗等高性能。     

基于 NiosII 的音频信号分析仪设计

文中研究了一种基于傅立叶变换和 Nios 软核控制器的硬件音频信号分析方法,并构成一种音频信号分析仪.该仪器通过 Avalon-ST 总线有效的把 FFT IP 核与 Nios 软核处理器有机的结合起来,在 FPGA 芯片上配置 NiosII 软核处理器和相关的接口模块来实现嵌入式系统的主要硬件结构,该结构使得软件和硬件集成到一片可编程逻辑器件平台上,使设计同时获得软件的灵活性以及硬件的高性能优势.设计中,在 Altera EP2C35系列 FPGA 芯片中嵌入 NiosII 软核处理器,使之集成在一片 FPGA 上,开发效率高、灵活性强,能较好地满足的市场需求     

基于SOPC的音频终端设计

音频终端基于FPGA外围电路设计和Nios Ⅱ系统设计.其中,NiosⅡ片上系统由Nios Ⅱ软核、以太网芯片控制器、CFI(Common Flash Interface,公共闪存接口)控制器、SDRAM控制器等IP构成,并详细介绍了各个IP的原理和设计说明.在设计中,用Altera公司的Quartus Ⅱ软件完成了所...     

基于FPGA的多软核图像处理系统设计

介绍以图像处理为应用背景、基于FPGA芯片建立的多软核系统设计。系统中包含两个Nios II软核处理器和两个用于进行图像颜色空间转换的CSC MegaCore IP核。两个NiosII软核处理器共享程序存储器、数据存储器及启动存储器。在硬件设计方面,CSC MegaCore IP作为外围组件通过一个自定义的接口控制器连接到以Nios II软核处理器为核心的SoPC系统中。在软件设计方面,运行在每个Nios II软核处理器上的程序通过硬件Mutex核协调对共享数据存储器的访问。