采用噪声抵消技术的宽带SiGe HBT 低噪声放大器设计

宽带低噪声放大器的输入匹配需要兼顾阻抗匹配和噪声匹配.通常,这两个指标是耦合在一起的.现有的宽带匹配技术需要反复协调电路参数,在阻抗匹配和噪声匹配之间折衷,给设计增大了难度.提出一种噪声抵消技术,通过两条并联的等增益支路,在输出端消除了输入匹配网络引入的噪声,实现阻抗匹配和噪声匹配的去耦.基于Jazz 0.35 μm SiGe工艺,设计了一款采用该噪声抵消技术的宽带低噪声放大器.放大器的工作带宽为0.8-2.4 GHz,增益在 16 dB以上,噪声系数小于3.25 dB, S11在-17 dB以下.     

一种基于噪声抵消的0.5μmCMOS宽带低噪声放大器设计

设计了一种应用于DRM(Digital Radio Mondiale,全球数字广播)和DAB(Digital Audio Broadcasting,数字音频广播)的宽带低噪声放大器.该放大器采用噪声抵消结构,抵消输入匹配器件在输出端所产生的热噪声和闪烁噪声,使得输入阻抗匹配和噪声优化去耦.采用华润上华CSMC 0.5μm CMOS工艺实现.测试结果表明,3dB带宽为300kHz~555MHz,最大增益为16.2dB,S11和S22小于-3.6dB,最小噪声系数为3.8dB,输入参考的1dB增益压缩点为0.5dBm,在5V电源电压情况下功耗为97.5mW,芯片面积为0.49mm2.     

一种基于噪声抵消技术的宽带低噪声放大器

设计了一种应用于全球数字广播 (Digital Radio Mondiale,DRM)和数字音频广播 (Digital Audio Broadcasting,DAB) 的宽带低噪声放大器.采用噪声抵消结构,抵消输入匹配器件在输出端所产生的热噪声和闪烁噪声,使输入阻抗匹配和噪声优化去耦.电路采用华润上华CSMC 0.6 μm CMOS工艺实现.测试结果表明,3 dB带宽为100 kHz～213 MHz,最大增益为16.2 dB, S11和S22小于-7.5 dB, 最小噪声系数为3.3 dB, 输入参考的1 dB增益压缩点为-3.8 dBm,在5 V电源电压下,功耗为51 mW,芯片面积为0.18 mm2.     

异质结双极晶体管高频噪声建模及分析

提出了一个T等效异质结双极晶体管高频噪声电路模型.该模型是对通常用在硅双极晶体管中的Hawkins噪声模型进行改进得到的,主要的改进包括发射极理想因子、发射极电阻、内部BC结电容、外部BC结电容和其它寄生元素对器件噪声性能的影响.为了从等效噪声电路模型中计算出精确的噪声参数,采用了噪声相关矩阵法来计算噪声参数,从而避免了在等效电路变换中可能产生的简化和复杂的噪声测量.进一步利用该模型分析了等效电路元素对器件最小噪声系数的影响,分析计算结果和物理解释一致.同时通过基于异质结双极晶体管器件物理的公式,给出了器件参数对器件最小噪声系数的影响.     

异质结双极晶体管高频噪声建模及分析

提出了一个T等效异质结双极晶体管高频噪声电路模型.该模型是对通常用在硅双极晶体管中的Hawkins噪声模型进行改进得到的,主要的改进包括发射极理想因子、发射极电阻、内部BC结电容、外部BC结电容和其它寄生元素对器件噪声性能的影响.为了从等效噪声电路模型中计算出精确的噪声参数,采用了噪声相关矩阵法来计算噪声参数,从而避免了在等效电路变换中可能产生的简化和复杂的噪声测量.进一步利用该模型分析了等效电路元素对器件最小噪声系数的影响,分析计算结果和物理解释一致.同时通过基于异质结双极晶体管器件物理的公式,给出了器件参数对器件最小噪声系数的影响.     

微波晶体管的噪声性能

本文导出了微波晶体管噪声参数的表达式。其理论基于一个小信号共发射极等效电路,而该等效电路包含有一个新的噪声等效电路和主要的管壳寄生参数。该理论已用 Ge和 Si 的微波晶体管在 L 波段(1～2千兆赫)的频率范围得到实验证明。发现管壳寄生参数对最小噪声系数的影响很小,但在频率高于由寄生参数与管芯参数共同作用产生的谐振频率的一半以上时,管壳寄生参数对等效噪声电阻和最佳源导纳的影响就很大。为快速估计噪声性能,给出了噪声系数与产生最小噪声的最佳电流的近似表达式。     

低电压低功耗宽带CMOS低噪声放大器的设计

设计了一种应用于宽带(0.8～3.0GHz)接收机的低电压低功耗低噪声放大器。该放大器以折叠的共源共栅结构为基础,采用噪声抵消结构,通过两条并联的等增益支路来抵消匹配器件在输出端所产生的噪声,实现输入阻抗匹配和噪声优化。电路采用0.18μm CMOS工艺,利用Cadence软件进行设计和仿真。结果表明,该低噪声放大器在0.8～3.0GHz带宽范围内噪声系数(NF)小于3.2dB,电压增益(S21)在17.6～18.5dB之间,S11小于-12dB,S22小于-20dB,在0.8V电源电压下,功耗为9.7mW,版图面积为0.18mm2。     

利用噪声抵消技术设计低噪声放大器

采用ADS软件设计并仿真了一种应用于WiMax2标准的低噪声放大器。该低噪声放大器基于TSMC 0.13μmCMOS工艺,工作带宽为2.3 GHz~2.7GHz。在电路设计中采用噪声抵消技术降低CMOS管的电流噪声。使用共栅极结构进行输入匹配,使用电容进行输出匹配。偏置电路采用电流镜原理。使用ADS2006软件进行设计、优化和仿真。仿真结果显示,在2.3 GHz~2.7GHz带宽内,放大器的电源电压在1.2V时,噪声系数低于1.96dB,增益大于21.8dB,整个电路功耗为9mW。     

CMOS低噪声放大器中噪声的系统研究方法

采用系统研究方法来分析包括MOS器件的沟道噪声和感应栅噪声在内的CMOS低噪声放大器中的噪声,并提出了一个新的噪声系数解析式.基于此解析式,讨论了分布栅电阻和内部沟道电阻对噪声性能的影响.对噪声性能进行了两种不同的优化,并应用于5.2GHz CMOS低噪声放大器的设计.     

低噪声、宽带调谐光接收机的分析与设计

通过对最优噪声匹配网络的分析,提出了光接收机的设计方法。它基于噪声系数概念和宽带匹配理论,同时引入了等效输入热噪声电流的概念。由于在分析过程中直接利用有源器件的噪声参数(最小噪声系数、噪声阻抗和最佳源阻抗),这种设计方法是很精确的。通过分析,确定了调谐网络噪声匹配的一般条件,其目标是使光接收机获得最小等效输入噪声电流。     

基于ADS的射频低噪声放大器的设计与仿真

应用E-PHEMT器件ATF-58143设计了一款增益约20 dB,噪声系数小于0.5 dB的低噪声放大器。采用负反馈保证系统的稳定性,利用匹配网络保证了低噪声系数和高增益。结合该实例介绍了借助ADS软件进行低噪声放大器的设计方法,给出设计步骤,并对仿真结果进行了分析,对于LNA的研究与设计具有重要意义。     

Analysis and Optimization of Noise in Bipolar RF Harmonic Mixers

A noise analysis of bipolar harmonic mixers (BHM) used for direct-conversion receivers is presented in this paper. Analytical and simulated results for the transfer function of the mixer are presented. Simple analytical expressions describing noise contribution from all sources are derived. Estimation of flicker noise quite agrees with harmonic-balance simulation results. Based on the derived expressions, total time average noise power spectral density (PSD) at the output is compared with simulation results. For the recommended regions of operation, error is less than 20%. The overall BHM noise figure (NF) is calculated and optimized based on a simple extracted formula. Errors introduced by analysis remain within a 1.5-dB margin with respect to simulation results. The validity of analysis for high frequencies is justified. The effect of flicker noise coefficient on the overall mixer NF is compared for different available processes.     

宽带CMOS低噪声放大器的设计

文章主要介绍应用于集群接收机系统的350MHz～470MHz低噪声放大器,采用0.6μm CMOS工艺。探讨了优化低噪声放大器的噪声系数、增益与线性度的设计方法,同时对宽带输入输出匹配进行了分析。这种宽带低噪声放大器的工作带宽350MHz～470MHz,噪声系数小于3dB,增益为24dB,增益平坦度为±1dB,输入1dB压缩点大于-15dBm。     

A 400 MHz Low Noise Amplifier at Cryogenic Temperature for Superconductor Filter System

A cryogenic low noise amplifier （LNA） using Agilent high electron mobility transistor （HEMT） for 380 MHzto 480 MHz is designed and fabricated, and the excellent cryogenic performance in superconducting receiver front-end for communication system is achieved. A special input impedance matching topology is implemented to provide low noise figure （NF） and good input matching in this cryogenic LNA design. The measurement results show that the NF is within 0.25 dB from the minimum NF of a single transistor, the power gain is above 20 dB, the flatness is within 1 dB, and the maximum input return loss is lower than -20 dB in bandwidth.     

一种S波段低噪声放大器的设计

基于Siemens的NPN射频晶体管BFP420,设计出一款适合于S波段的低噪声放大器,本设计使用了宽带匹配技术,结合微带线和集总元件设计出宽带的匹配网络。放大器适用频率范围:1.8 GHz～3.2 GHz,可用带宽1.4 GHz,相对带宽56%,属超宽带低噪声放大器。测试结果表明,在可用频段范围内,放大器增益波动3.7 dB,输入驻波比VSWR<1.8 dB,输出驻波比VSWR<1.295 dB;1.8 GHz增益G=12.53 dB、噪声系数NF=1.128 dB;3.2 GHz增益G=8.79 dB、噪声系数NF=1.414dB。本设计可满足无线蓝牙、WIFI,Zigbee等多种2.4 GHz主流ISM无线设备的应用要求。     

12~18 GHz GaAs MMIC低噪声放大器设计

采用GaAs工艺设计了一个12~18 GHz毫米波单片集成电路(MMIC)低噪声放大器(LNA)。采用三级单电源供电放大结构,运用最小噪声匹配设计、共轭匹配技术和负反馈结构,同时满足了噪声系数、增益平坦度和输出功率等要求。仿真表明：在12~18 GHz的工作频带内,噪声系数为1.15~1.41 dB,增益为27.9~29.1 dB,输出1 dB压缩点达到15 dBm,输入、输出电压驻波比(VSWR)系数小于1.72。     

3～5 GHz超宽带无电感CMOS低噪声放大器设计

基于TSMC O.18μm RFCMOS工艺设计了一种无电感并联负反馈的超宽带低噪声放大器(LNA).在3～5 GHz工作频率范围内,电阻电流复用技术为整体电路提供自偏置,使其在足够的带宽范围内均可实现较高增益;同时噪声相消技术又可消除部分沟道热噪声,在很大程度上降低了放大器的噪声系数,由仿真结果可以看到:LNA在3～5 GHz内实现了良好输入输出匹配和较好的线性度,同时得到了较好的电压增益和噪声性能;并且其在整个频带范围内增益达到11～13.9 dB,噪声系数小于4.6 dB.整个设计最大的优点是没有用到片上电感,使得芯片面积大大缩小,这对商业应用具有极大的吸引力。     

应用于无线传感器网络低噪声放大器的设计

本文给出一种应用于无线传感器网络射频前端低噪声放大器的设计,采用SMIC0．18μmCMOS工艺模型。在CadenceSpectre仿真环境下的仿真结果表明：该低噪声放大器满足射频前端的系统要求,在2．45GHz的中心频率下增益可调,高增益时,噪声系数为2．9dB,输入P1dB压缩点为-19．8dBm,增益为20．5dB;中增益时,噪声系数为3．6dB,输入P1dB压缩点为-15．8dBm,增益为12．5dB;低增益时,噪声系数为6．0dB,输入P1dB压缩点为-16．4dB,增益为2．2dB。电路的输入输出匹配良好,在电源电压1．8V条件下,工作电流约为6mA。     

Radio Frequency Low Noise Amplifier with Linearizing Bias Circuit

A 1.34 GHz-1=60 MHz low noise amplifier （LNA） designed in a 0.35 pm SiGe process is presented. The designed LNA exhibits a power gain of 21.46 dB and a noise figure （NF） of 1.27 dB at 1.34 GHz. The linearity is improved with an active biasing technique. The post-layout simulation shows an input referred 1-dB compression point （IPldn） of-11.52 dBm. Compared with the recent reported high gain LNAs, the proposed LNA has a much better linearity without degrading other performance. The LNA draws 10 mA current from a 3.3 V power supply.