2 GHz采样连续时间ΣΔ ADC高层次建模

宽带连续时间ΣΔADC被大量应用于无线通信及其他领域。设计采用3阶连续时间系统架构,包含3级RC环路滤波器和4位内部量化器,采样时钟频率为2GHz。通过引入半个时钟周期延时来改善环路异步问题,以补偿环路延时对性能的影响。对连续时间ΣΔADC的非理想因素,如运放有限带宽、有限增益、积分器时常数变化、DAC失配、比较器失调、时钟抖动等,进行建模,通过大量系统仿真,得出各个非理想参数指标,在100 MHz带宽内、2GHz采样频率下,ΣΔADC的SNDR为76.8dB,动态范围为77dB。     

基于0.18µm CMOS工艺的高阶单环∑△ADC以及降采样数字滤波器的设计

设计了一个过采样、高阶一位单环∑△模数转换器以及后级降采样数字滤波器。整个芯片采用TSMC 0.18µm CMOS工艺实现,芯片面积1mm×2mm,功耗为56mW。 调制器采用1.8V全差分电路结构,在过采样率64,时钟频率81.92MHz,640kHz带宽内,实测精度达到了15.32位,动态范围94dB。降采样数字滤波器的通带波纹小于0.01dB,阻带衰减75dB,过渡带为640kHz-740kHz。     

连续时间型ΣΔ调制器的系统级设计和建模方法

采用冲激不变法把z域环路滤波器变换到s域,并对连续时间型ΣΔ调制器设计中的非理想因素进行系统级建模和仿真。基于低功耗设计考虑,调制器采用有源-无源混合型环路滤波器,并通过离散时间微分技术移除信号求和模块。设计实例实现了一个五阶3-bit连续时间型ΣΔ调制器,采用SMIC0.18μm1P6M标准CMOS工艺验证。芯片工作在1.8V电源电压和128MHz时钟频率,在1MHz的信号带宽内,调制器的动态范围为84dB,峰值SNR和SNDR分别为80dB和78dB,功耗为9mW。测试结果验证了设计技术和建模方法。     

一种高性能腔体带通滤波器的研究与设计

为了抑制CDMA800网络下行频段的噪声,利用HFSS和二维电路仿真软件AWR的协同仿真,设计了同轴腔体滤波器,该滤波器利用交叉耦合结构实现了边带外的高抑制性能。所设计滤波器中心频率为875MHz,带宽10MHz;插入损耗〈-0．25dB;回波损耗〉-20dB;带外抑制〉-80dB,满足了设计要求。仿真结果表明：该滤波器结构设计尺寸小、频带宽、带外抑制高、带内插损小等,在通信领域具有良好的应用前景。     

片上自动调谐的可编程有源RC滤波器

研制了一款可编程6阶巴特沃斯有源RC滤波器.为提高滤波器中运算放大器的增益带宽积,设计了一种新型的前馈补偿运算放大器.为消除工艺偏差和环境变化对截止频率的影响,设计了一种片上数字控制频率调谐电路,并采用TSMC 0.18 μm CMOS工艺进行了流片.滤波器采用低通滤波结构,测试结果表明,3 dB截止频率为1～32 MHz,步进1 MHz,带内增益0 dB,带内纹波0.8 dB,2倍带宽处带外抑制不小于24 dBc,5倍带宽处带外抑制不小于68 dBc,滤波器等效输入噪声为340 nV/√Hz@1MHz,调谐误差为±3％.滤波器裸芯片面积0.87 mm×1.05 mm.采用1.8V电源电压,滤波器整体功耗小于20 mW.     

基于OTA的有源Gm-C复数带通滤波器的设计

设计了一种基于OTA的有源Gm-C复数带通滤波器,用以实现射频前端芯片中的中频滤波和镜像抑制功能,该滤波器采用Gyrator结构,将低通原型滤波器中的集总电感用有源电感进行替换,并依据复数变换理论,对浮地电容和接地电容进行复数变换,实现带通滤波器.滤波器中心频率为4.1 MHz,1 dB带宽2 MHz,带内增益13.27 dB,1.5倍带宽处抑制在40 dB以上,镜像抑制度40 dB.Gm-C滤波器集成度高,功耗低,适合于高频应用,是当前集成中频滤波器的热点.     

65纳米工艺下低功耗高线性度音频ΣΔ模数转换器的研究与实现

本论文设计了一款适合音频应用的低功耗、高线性度ΣΔADC。此ADC包含了高性能2-1级联单比特量化ΣΔ调制器和采用ROM、RAM设计的低功耗,高面积利用率数字抽取滤波器。此款ADC芯片采用中芯国际65nm 1P8M混合信号CMOS制作工艺,核心面积为0.581平方毫米。测试结果表明,本文设计的ΣΔADC在22.05kHz的音频带宽内,采样频率为5MHz时最高信噪失真比可达90dB,动态范围为93dB,在1.2V供电电压下功耗为2.2mW,同时实现了高性能与低功耗。     

四阶连续时间正交带通ΣΔ调制器的设计

介绍一个适用于低中频架构的四阶连续时间正交带通ΣΔ调制器的设计,通过采用复数积分器代替传统的谐振器,优化了调制器的噪声整形性能。调制器采用开关电容反馈DAC来减少对时钟抖动的敏感度。电路设计采用smic0.13mixed-signalCMOS工艺,仿真结果表明,在12MHz采样频率下,调制器的信号噪声失真比可达到78dB,其信号带宽为200kHz,中心频率在200kHz。     

一种应用于调频接收机，功耗为2.52mW，具有72dB动态范围的连续时间ΔΣ调制器

本文提出一个采用三阶滤波器,三位量化器的连续时间ΔΣ 调制器。该调制器对环路延迟,时钟抖动,以及RC时间常数变化具有鲁棒性。在积分器设计中,采用了增益带宽积扩展结构的运放,提高了滤波器的线性度。该芯片使用130nmCMOS工艺设计,可以应用在调频接收机中。测试结果表明,在带宽为500 kHz,时钟为26MHz条件下,该调制器实现了72dB的动态范围和70.7dB的信噪失真比,在1.2V电压下消耗2.52mW功耗。     

一种线性相位LC滤波器的设计

为解决滤波器带外抑制和通带内相位波动之间的矛盾,该文介绍了一种线性相位LC滤波器的设计方法,通过对滤波器传输零点特性进行分析,根据指标要求灵活设计电路拓扑结构和零点位置,采用内、外均衡电路级联网络两种方法,来实现具有高矩形、线性相位特性的滤波器。设计了中心频率21.4 MHz、0.5 dB带宽大于10 MHz、矩形系数(45 dB/0.5 dB)小于2、带内相位波动绝对值小于5°和中心频率1 300 MHz、1 dB带宽大于200 MHz、矩形系数(35 dB/1 dB)小于2、带内相位波动绝对值小于5°两款滤波器。该方法工程实用化强,便于调试和制作,可应用于幅相特性要求高的微波系统中,提高了系统性能指标。     

一款使用低功耗多级运放实现的12位，20兆带宽，18毫瓦的连续时间型过采样调制器

本文在130纳米CMOS工艺下实现了一种具有20兆赫兹带宽,四阶连续时间型过采样调制器。调制器由有源积分环路滤波器、4位内部量化器和3个电流舵型反馈数模转换器构成。本文提出了一种三级运算放大器,它可以在获得高带内增益和高带宽的同时消耗较小的功耗。为了减小时钟抖动对连续时间型过采样调制器的影响,内部反馈数模转化器采用了不自归零的反馈波形。同时采用特殊的版图技术保证数模转换器的线性度,同时避免使用动态器件匹配技术引入的额外环路延时。芯片工作在1. 2 V 电源电压和480 M Hz 时钟频率, 在20 MHz 的信号带宽内, 调制器的动态范围为66 dB, 峰值SNR为64.6 dB, 功耗为18 mW。     

可切换带宽的可调频率带通滤波器设计

提出了一种可切换固定带宽的可调频率带通滤波器新结构,且实现了在带宽切换前后都能保持固定带宽的特性。基于谐振线间的耦合系数提取算法,参考滤波器综合理论,设计并加工了工作频段为1.3～1.45 GHz的开环微带谐振可切换带宽的可调频率带通滤波器。测试结果表明,在整个工作频段内,3 dB 带宽在切换前后分别为120 MHz、100 MHz 和80 MHz,对应的插入损耗各是-2.9 dB、-2.4 dB、-2.6 dB,测试结果与仿真结果吻合良好。该滤波器具有结构简单、加工难度低、体积小、馈电控制简单等优点。     

80MSPS双采样0.34μm硅CMOS开关电容滤波器

基于双采样和电荷守恒原理,并为实现从s到z域准确的双线性变换,本文提出了一种新颖的开关电容基本组态,进而组构了五阶椭圆低通滤波器.该滤波器应用典型0.34μm/3.3V硅CMOS工艺模型进行设计仿真,获得了80MHz采样率、17.8MHz截止频率、0.052dB最大通带纹波、42.1dB最小阻带衰减和74mW静态功耗的模拟测试结果.同时,该双采样拓扑结构突破了滤波器受运放单位增益带宽和转换速率的传统约束,有效地改善了其高频应用性能.这一结构已经应用于15MHz信号频率视频解码芯片模拟前端的抗混叠滤波器设计中.     

一种20mW12位5MHz信号带宽连续时间∑-Δ调制器

在SMIC0．18μmCMOS工艺条件下,设计了一个可应用于无线通讯和视频领域的高带宽低功耗∑-△调制器。该调制器采用连续时间环路滤波器,较之传统的开关电容滤波器,连续时间滤波器可大大降低功耗。其中,积分器补偿可减小运放有限单位增益带宽的影响。换句话说,在同等速度下也可以减小功耗。另外,加法器和量化器是通过跨导单元和梯形电阻结合在一起的,能在很高的频率下很好地工作。在采样时钟为200MHz和过采样率为20的条件下,该调制器采用单环3阶4位量化结构。Hspice仿真验证表明,调制器达到5MHz的信号带宽和75dB的动态范围;在1．8V电源电压下,其总功耗为20mW。     

一种20 mW 12位5 MHz信号带宽连续时间Σ-Δ调制器

在SMIC 0.18 μm CMOS 工艺条件下,设计了一个可应用于无线通讯和视频领域的高带宽低功耗Σ-Δ调制器.该调制器采用连续时间环路滤波器,较之传统的开关电容滤波器,连续时间滤波器可大大降低功耗.其中,积分器补偿可减小运放有限单位增益带宽的影响.换句话说,在同等速度下也可以减小功耗.另外,加法器和量化器是通过跨导单元和梯形电阻结合在一起的,能在很高的频率下很好地工作.在采样时钟为200 MHz和过采样率为20的条件下,该调制器采用单环3阶4位量化结构.Hspice仿真验证表明,调制器达到5 MHz的信号带宽和75 dB的动态范围;在1.8 V电源电压下,其总功耗为20 mW.     

一种0.13 μm CMOS多模信道选择滤波器的设计

设计了一款应用于多模多频无线接收机中的新型有源电阻电容信道选择滤波器,截止频率可在0.3～10MHz之间切换,满足UHF RFID、TD-SCDMA、WLAN a/b/g等不同标准的要求。运算放大器设计采用无电容前馈补偿技术,增益带宽积提升至4.8GHz。滤波器采用5阶Leapfrog滤波器级联2阶Tow-Thomas滤波器结构,使截止频率不易受器件变化的影响,同时兼顾稳定性和可调性。电路采用IBM 0.13μm CMOS工艺流片。测试结果表明,在2.5V电源电压下选择10MHz带宽时,滤波器消耗13.56mA电流,在两倍截止频率处实现64dB的衰减,带内噪声系数为28dB,带内纹波小于0.2dB,带内输入3阶交调为11.5dBm。     

应用于直接变频架构直播卫星调谐器中的具有宽调谐范围的连续时间低通滤波器

本文用0.35微米锗硅BiCMOS工艺设计了七阶巴特沃兹跨导电容低通滤波器及其片上自动调谐电路,该低通滤波器适用于采用直接变频架构的直播卫星调谐器。该滤波器的-3dB带宽截止频率具有从4MHz到40MHz的宽调谐范围。成功实现了一种新颖的片上自动调谐方案,用来调谐和锁定滤波器的-3dB带宽截止频率。测试结果表明,该滤波器具有-0.5dB的通带电压增益,+/- 5%的带宽精度,30nV/Hz1/2的等效输入噪声,-3dBVrms 通带电压三阶交调点,27dBVrms 阻带电压三阶交调点。I/Q正交两路滤波器及其调谐电路采用5V电源,在滤波器的-3dB带宽截止频率为20MHz的情况下,消耗电流13毫安,占用芯片面积0.5mm2。     

宽带FBAR滤波器的研制

采用阶梯型结构的薄膜体声波谐振器(FBAR)滤波器芯片和外匹配电路实现了一种输入输出端口阻抗均为50 Ω的宽带FBAR滤波器.FBAR滤波器芯片采用自主的FBAR滤波器工艺实现,外匹配电路采用0.35 μm GaAs工艺实现,并在该芯片上植球,采用倒装工艺将FBAR滤波器芯片与外匹配电路芯片进行异构集成.然后采用微组装工艺将异构集成芯片装配在标准陶瓷外壳中,外壳通过平行封焊工艺实现气密封装,体积仅为3.8 mm×3.8 mm×1.8 mm.测试结果显示,该滤波器通带频率范围为3 300～3 600 MHz,1 dB带宽约为300 MHz,相对带宽为8.7％,插入损耗为1.41 dB,在3 250 MHz和3 650 MHz处带外抑制分别为16.5 dBc和48.2 dBc.将实测结果与仿真结果进行了对比,两者基本吻合.     

MgB2超导薄膜半开环结构微带滤波器设计

采用MgB2超导薄膜材料设计了一个L频段的滤波器.该滤波器采用半开环结构微带谐振腔,产生准椭圆函数响应.滤波器带宽为61 MHz,中心频率为1.75 GHz,带内波纹小于0.1 dB,回波损耗大于18 dB.针对微带滤波器设计过程中出现的中心频率偏移、回波损耗过大等问题提出了解决方法.     

具备谐波抑制的高阶有源N路径带通滤波器

采用三级2阶N路径滤波单元设计了一种带谐波抑制功能的高阶有源N路径带通滤波器。在第二、三级之间插入负电阻和回转器,可提高滤波器的Q值、带宽和线性度;在末级的串联型2阶N路径滤波单元中采用有相位差的时钟信号进行控制,可有效地抑制三次谐波。基于0.18μm CMOS工艺仿真。结果表明,该滤波器的最高增益为20.12 dB,中心频率调谐范围为0.1~1 GHz,带外抑制高达50.2 dB@700 MHz,三次谐波抑制大于40 dB,噪声系数为4.71~6.9 dB,带外输入3阶交调点(IIP3)为16.3 dBm@50 MHz。