基于DXVA的多路H.264高清视频解码器的实现

设计了一种基于微软DXVA接口的H.264多路高清视频解码器。定义了代表解码器和GPU的数据结构,通过调用定义的解码函数接口,可使解码器用在各种视频播放器中。实验证明,所设计的解码器在进行多路高清解码时无论解码速度还是CPU的占用率都比传统的软件解码器有很大的性能提升。     

GPU解码数据快速拷贝的应用研究

针对高清视频在客户端解码播放过程中存在的CPU占用率高、图像数据拷贝速度低等问题,提出了一种基于GPU解码数据快速拷贝方法。研究了DXVA硬解码方法在视频解码运算过程中的应用,为了消除解码数据在显存拷贝时产生的CPU占用率高现象,利用显存特点和SSE41多媒体指令新特性,设计并实现了视频帧数据快速拷贝方案。实验结果表明,该方法能在满足高清视频实时播放的同时有效降低CPU占用率,且该方法具有一定的实用性。     

高清视频监控中心的设计与实现

设计了一整套高清视频监控中心方案,基于高端CPU软件解码和基于微软的DXVA使用GPU进行硬件解码,实现了多场所多摄像机实时监控、录制、语音对讲、云台控制、大屏输出和转发到解码器等功能.测试结果显示,采用DXVA框架后,解码速度和CPU占有率都得到很大的性能提升,能够为视频监控、视频会议、远程医疗、网络教学等提供实时服务.     

HDTV接收系统中视频解码的研究与实现

本文简要分析了HDTV接收系统中视频解码的特点与实现方法,介绍了一种HDTV视频解码器的硬件结构及其工作过程。重点讨论了该视频解码器的软件系统结构,主要模块的设计与实现。该视频解码器可对符合MPEG-2 MP@HL的视频流进行解码并兼容多种视频格式的输出。     

基于ARM的移动视频监控终端设计与实现

以S3C2440硬件平台为核心基于Linux操作系统实现移动视频监控终端的设计。设计系统的硬件平台和软件方案,监控终端通过无线网络实现RTP协议下接收H.264视频流,在网络不稳定情况下接收视频包时乱序、丢包的处理方法。利用开源解码库ffmpeg实现视频流解码,显示监控画面。通过实验表明,移动视频监控终端具有灵活性高,便于携带等特点,对于QCIF分辨率有较好的实时监控效果。     

基于CUDA的H.264去方块滤波的设计与实现

详细分析了统一计算设备架构(CUDA)的编程模型,从并行计算角度对H.264视频编解码中的去方块滤波进行研究和优化,提出了基于CUDA加速的去方块滤波并行处理方法.通过对高清测试序列的实验表明,利用GPU并行处理能力能够明显提高视频编解码速度,并有效降低CPU资源占用率.     

基于I.MX6的汽车液晶仪表视频模块的设计与实现

为提高视频模块在汽车仪表中应用的可靠性,设计了一种防解析失败的解码策略。通过设计阻抗匹配电路,优化解码策略,实现了汽车液晶仪表视频模块。测试分析发现,该视频模块的解码成功率100%,提升了视频模块的可靠性。结果表明,该模块可解码显示传统算法无法解码的视频流,降低了仪表开发的风险,符合市场发展趋势。     

数字高清晰度电视视频解码芯片开发平台的研制

本文实现了用于测试一种自行研制的MP@HL视频解码芯片的开发平台。该平台采用MIPS RC32334 CPU作为系统控制核心,配以解复用和音频解码专用芯片,通过PCI接口对视频解码芯片进行控制与检测,在实现基本的测试功能的前提下,提供了一个基于自主研制的视频解码芯片的高清晰度电视信源解码器方案。     

基于Android的ONVIF协议网络视频监控客户端的接口研究

随着网络视频监控系统的快速发展,其相关产品愈益丰富,而系统设备间的互通性成为迫切需要解决的问题。基于此种情况,研究了ONVIF协议提供的网络视频监控客户端接口,在基于Android的智能手机上完成了对ONVIF网络摄像头的设备发现和设备管理,实现了视频流的播放和对摄像头的云台控制功能。在设计的过程中,首先利用WS-Discovery方案完成设备发现功能,在此基础上实现设备管理、获取视频流地址和云台控制功能,最后通过移植FFMPEG完成对RTSP视频流的解码播放。最后测试结果表明设计的客户端能与前端网络摄像头通信,能控制云台实现运动和变焦功能,获取的视频流能正常解码播放。     

真三维活动视频数据的优化研究

提出了一种基于点阵的真三维视频显示技术,该系统利用LED为单元节点组成三维空间阵列,用于显示真三维活动影像。由于数据量巨大,为了加快处理速度,利用CUDA编程模型对计算过程进行优化,把处理过程中可以并行计算的部分交由GPU执行。先把要处理的视频数据传到内存中,由CPU进行一些预处理,然后传到显存,由GPU对视频运动过程等进行处理,处理完后再传到内存,由CPU进行一些后续处理,最终把处理后的数据传出加以显示或存储。通过比较仅由CPU处理与用GPU优化后的计算时间,发现优化后计算速度比优化前快了几十到几百倍,而且数据量越大,优化效果越好,核心多的GPU所得到的加速比大,最后在实验部分给出了用OpenGL仿真的结果。     

Efficient GPU and CPU-based LDPC decoders for long codewords

The next generation DVB-T2, DVB-S2, and DVB-C2 standards for digital television broadcasting specify the use of low-density parity-check (LDPC) codes with codeword lengths of up to 64800 bits. The real-time decoding of these codes on general purpose computing hardware is useful for completely software defined receivers, as well as for testing and simulation purposes. Modern graphics processing units (GPUs) are capable of massively parallel computation, and can in some cases, given carefully designed algorithms, outperform general purpose CPUs (central processing units) by an order of magnitude or more. The main problem in decoding LDPC codes on GPU hardware is that LDPC decoding generates irregular memory accesses, which tend to carry heavy performance penalties (in terms of efficiency) on GPUs. Memory accesses can be efficiently parallelized by decoding several codewords in parallel, as well as by using appropriate data structures. In this article we present the algorithms and data structures used to make log-domain decoding of the long LDPC codes specified by the DVB-T2 standard??at the high data rates required for television broadcasting??possible on a modern GPU. Furthermore, we also describe a similar decoder implemented on a general purpose CPU, and show that high performance LDPC decoders are also possible on modern multi-core CPUs.     

HEVC并行解码器设计

新一代视频编码标准HEVC(High Efficiency Video Coding)主要面向高清及超高清视频编码,压缩效率相比之前的编码标准H.264有较大提高.但压缩效率的提高必然会带来计算的复杂化,为提高HEVC的解码效率,降低时延,提出了一种并行解码器架构.该并行解码器的设计是基于HEVC中熵片(Entropy slice)和波前并行处理(Wavefront Parallel Processing, WPP)技术的引入以及滤波器(Deblocking Filter)无相关性的特点.实验结果表明,该并行解码器能够充分利用硬件资源,提高解码效率.     

基于OpenRISC1200的H.264视频解码器片上系统设计

新一代的压缩标准H.264以其高压缩率与高图像质量而备受青睐,将H.264集成于SoC(片上系统Sys-tern on chip)已成为必然的发展趋势.基于开源免费的32位OpenRISC1200 CPU,设计了H.264解码器SoC系统,系统以OpenRISC1200为核心控制模块,其他所有外围模块包括H.264解码...     

基于GPU的视频转码技术研究

视频转码是个复杂的过程,它需要对已经压缩过的码流进行解析,然后经过处理转换成满足解码终端要求的目标格式码流。为了提高视频转码的效率并降低视频转码的计算复杂度,根据视频转码的要求和图形处理器的并行结构,提出了一种利用GPU强大的并行计算能力来加速视频转码的算法。该算法将视频转码过程中耗时最多、最复杂的运动估计和模式选择过程转移到GPU上并行执行。在开发GPU通用计算能力的时候,采用NVIDIA公司的CUDA(统一计算设备架构)计算平台。实验结果证明,该算法可以有效提高视频转码的速度和效率。     

Distributed method for cracking WPA/WPA2‐PSK on multi‐core CPU and GPU architecture

To overcome the limitations of the existing brute force cracking method of Wi‐Fi Protected Access/Wi‐Fi Protected Access II (WPA/WPA2)‐pre‐shared key (PSK) based on single core CPU or one core of a multi‐core CPU, a new distributed multi‐core CPU and GPU parallel cracking method (DMCG) was first proposed. Colored Petri nets was used to validate the four‐way handshake protocol and proved that DMCG could successfully crack WPA/WPA2‐PSK. In DMCG, the PSK list was distributed to each PC reasonably using distributed technology. Multiple computing cores were made up of multi‐core CPU and GPU on single PC to crack in parallel. GPU contributed to the cracking speed improvement due to the strong computing power for intensive parallel tasks. Experimental results showed that DMCG improved the cracking speed by two orders of magnitude and would exhibit more notable advantages with high‐performance distributed system as the cracking speed improved by three or four orders of magnitude, compared with the computing power of one CPU core. An improved Amdahl's law was first proposed, by which the upper bound of the cracking speedup was analyzed. Aiming to the DMCG expansion of cloud computing based on GPU, a lightweight framework called Dandelion computing model was first proposed. Moreover, the analysis of the influences of the graphics card parameters on the cracking speed was processed, and accordingly, the decision support for choosing graphics card in DMCG based on analytic hierarchy process was provided. Finally, the performance optimization of DMCG was processed. Copyright © 2013 John Wiley & Sons, Ltd.     

基于FPGA的数字高清晰度电视视频解码器的设计和实现

本文介绍了一个能实时解码基于MPEG-2的高清晰度电视(HDTV)编码流的视频解码器的设计方案及其实现。在设计中采用大量FPGA以及能实现高速处理的并行处理技术和流水线工作方式,并研究了由并行处理而导致的运动补偿越界等特殊问题的解决途径。论文阐明了解码器的总体结构和各主要电路的组成以及整个解码过程的具体实现。     

DTMB外辐射源雷达纠错算法性能评估

低密度奇偶检验(LDPC)码纠错算法是地面数字多媒体广播(DTMB)外辐射源雷达参考信号重构的关键技术之一。LDPC码纠错算法可以改善噪声带来的数据误码,但是计算复杂度高。结合图形处理器(GPU)运算能力强的优点,本文提出了基于硬判决、混合判决、软判决的3类适用于GPU处理的LDPC码纠错并行算法,并对比了3类算法的复杂度、纠错性能以及对雷达信号处理的影响;最后,给出了GPU并行实现方案,对比了算法的实时化效果。仿真与实测结果论证了相较于其他算法,软判决并行算法具有优越的纠错性能和实效性。