首页 | 官方网站   微博 | 高级检索  
文章检索
  按 检索   检索词:      
出版年份:   被引次数:   他引次数: 提示:输入*表示无穷大
  收费全文   55篇
  免费   0篇
工业技术   55篇
  2021年   1篇
  2017年   1篇
  2016年   2篇
  2014年   4篇
  2013年   6篇
  2012年   1篇
  2011年   3篇
  2010年   5篇
  2009年   5篇
  2008年   1篇
  2007年   7篇
  2006年   4篇
  2005年   9篇
  2004年   2篇
  2003年   2篇
  1999年   1篇
  1989年   1篇
排序方式: 共有55条查询结果,搜索用时 15 毫秒
1.
一种数字机顶盒图形用户界面的设计与实现   总被引:1,自引:1,他引:0  
本文通过分析图形用户界面对嵌入式产品的作用。提出了一种数字机顶盒图形用户界面系统。主要介绍了系统的结构和消息机制、图形设备接口、窗口管理等核心模块的原理,对设计思想和实现方法作了简要说明,提出数字机顶盒图形用户界面的现实意义。  相似文献   
2.
本文提出一种基于快速WALSH变换的数字电视地面广播的系统信息解析方法。该方法具有算法简单和解析延时小等特点。在FPGA实现上,采用了复用运算单元的实现方式,有效地节省了系统资源。仿真结果验证了本方法的正确性和可行性。  相似文献   
3.
数字电视中的条件接收系统   总被引:3,自引:2,他引:1  
数字电视指将传统的模拟信号转化为数字进行处理、传输和接收的系统.数字电视的条件接收系统运用各种数字技术通过对节目的加扰处理,使只有授权用户才能收看被加扰节目,从而保障运营商的利益,保证数字电视发展.本文主要阐述当前数字电视使用的条件接收系统的基本原理,以及实际中应用两种条件接收方式的设计和实现,并比较两种方式的优势和不足.最后介绍当前国内数字电视发展的现状.  相似文献   
4.
基于CORDIC算法的高速直接数字频率合成技术的ASIC实现   总被引:1,自引:0,他引:1  
张进  苏凯雄 《现代电子技术》2005,28(12):103-105
文章主要分析了如何利用基于矢量旋转的CORDIC(Coordination Rotation Digital Computer)算法实现高速高精度的直接数字频率合成技术(DDS)。首先推导了CORDIC算法产生正余弦信号的实现过程,然后给出了在FPGA中设计数控振荡器(NCO)的顶层电路结构,并根据算法特点在设计中引入流水线结构设计。  相似文献   
5.
本文主要介绍了基于DVB标准EN300 468的Mosaic视频导航系统。Mosaic是一种利用多个视频图像组合进行节目导航的机制,可以把它看成是一种高级的电子节目指南。文章先介绍了Mosaic节目视频导航机制的原理。然后分析了Mosaic描述符的数据结构,并补充必要的私有描述符,最后给出实现方法概要。  相似文献   
6.
在以安卓机顶盒为采集端的家庭视频监控系统中,分析了采集端与服务器的交互过程,针对安卓平台的特点,设计了安卓采集端的总体通信框架.运用Java反射和JNI等技术,构建了分工明确的多层通信结构体系,层间耦合度低,协调工作效率高,降低了开发和维护难度.同时,在C/C++层为采集端和服务器之间的通信帧设计了合理的组帧协议,使各种交互信息能够被快速传递和处理.  相似文献   
7.
数字电视的多画面功能设计和实现   总被引:1,自引:0,他引:1  
本文介绍一种数字电视接收终端多画面预览功能的软件设计和实现方法.首先,通过将传统的最邻近插值、双线性插值等算法与新的窗口缩放插值算法进行比较论证,得出了基于区域模式的窗口缩放插值算法,并给出了相关的程序流程和计算公式.其次,本文针对方案实现过程中可能出现的难点问题进行分析,提出相应的解决方法.最后,本文给出了在ARM系统平台上实现多画面功能的结果.  相似文献   
8.
叶庆  苏凯雄 《中国有线电视》2007,(19):1789-1791
介绍JNI技术在数字机顶盒中的实现方法,给出Java中的JNI技术及调用本地方法的实现步骤,阐述JNI技术在数字机顶盒中的应用及其实现的关键,重点给出两种栈操作的优化方法,实现JNI技术的相关汇编代码。  相似文献   
9.
本文首先介绍了一种数字机顶盒的在屏显示系统OSD的设计方法以及图片和字符显示方式。在此基础上,本文提出了OSD显示的优化方法,以克服显示界面的闪烁问题,同时提高显示效率、减少存储资源的占用,从而给出一种高效的多语言字符显示管理方法。这种方法是采用ID的概念来索引要显示的字符串。以上设计思路和优化方法已经在实际项目工作中使用,取得良好效果。  相似文献   
10.
首先证明了DTMB系统中采用的BCH码是纠错能力为1的循环汉明码,并基于此提出了适用于该BCH码的译码算法,及其串行和并行两种FPGA实现电路.考虑到该BCH缩短码的特性,通过修改差错检测电路,使其译码时延缩短34%.实验结果表明,译码器译码正确无误,FPGA资源占用极少.串行译码器总时延为762个时钟周期,最大工作时钟频率可达357 MHz.并行译码器总时延仅为77个时钟周期,最大工作时钟频率可达276 MHz.  相似文献   
设为首页 | 免责声明 | 关于勤云 | 加入收藏

Copyright©北京勤云科技发展有限公司    京ICP备09084417号-23

京公网安备 11010802026262号