利用氟化气体和氧气的混和物进行SiC薄膜的反应离子刻蚀

本文研究了在ＳＦ６，ＣＢｒＦ３和ＣＨＦ３与氧相混合的几种氟化气体等离子体中，ＳｉＣ薄膜反应离子刻蚀（ＲＩＥ）的深度。通过监测射频等离子体的光发射谱及产生等离子体的直流偏压来研究刻蚀机理，为了更精确地定量分析刻蚀工艺，使用氩光能测定技术使等离子发射强度转换为相应的等离子物质浓度。为获得选择性的ＳｉＣ－Ｓｉ刻蚀及ＳｉＣ薄膜的各向异性图形，对等离子体条件，如气体混合物的构成，压力和功率进行了研究。首次采     

用于MFIS的铁电薄膜刻蚀技术研究

制备ＭＦＩＳ存储器的铁电薄膜一般选用抗疲劳特性好的ＳＢＴ铁电薄膜,介质层一般选用ＺｒＯ２作为阻挡层,以克服电荷注入效应,改进器件的性能。在ＭＦＩＳ研制中,ＳＢＴ薄膜和ＺｒＯ２薄膜的刻蚀是关键工艺之一。研究了用ＳＦ６和Ａｒ作为反应气体刻蚀ＳＨＢＴ及ＺｒＯ２薄膜的方法,对不同条件下ＳＢＴ和ＺｒＯ２的刻蚀速率进行了实验研究和讨论、分析,得到了刻蚀ＳＢＴ及ＺｒＯ２的优化工艺条件。     

2～3μm AlSi的反应离子刻蚀及实用化技术研究

在Ｔｅｇａｌ１５１２ｅ反应离子刻蚀（ＲＩＥ）设备上，利用Ｃｌ＿２、ＳｉＣｌ＿４为主要刻蚀气体进行了Ａｌ－Ｓｉ１．２％的反应离子刻蚀，研究了各参数对刻蚀结果的影响。在此基础上，本文着重围绕线宽控制和后处理等关键性问题进行了实用化应用研究，并得到了最佳的刻蚀程序。最小加工线条宽度达到１．５μｍ，实用达２～３μｍ，体刻蚀率大于１μｍ／ｍｉｎ，均匀性小于±５％，线宽损失小于１０％，对热氧化ＳｉＯ＿２和ＡＥ１４５０Ｊ正性抗蚀剂的刻蚀选择比分别达８：１和３：１。此技术已用于多种多批量电路的制作工艺之中，效果良好。     

Sol-Gel法制备的铁电薄膜和Pt/Ti下电极的反应离子刻蚀技术

为制备Ａ１／ＰＺＴ／Ｐｔ／Ｔｉ电容,研究了采用ＳＦ６／Ａｒ等离子体对Ｐｂ（Ｚｒ,Ｔｉ）Ｏ３及Ｐｔ／Ｔｉ底电极进行反应离子刻蚀（ＲＩＥ）的技术．较系统地研究了ＲＦ功率,ＳＦ６／Ａｒ流量比及气压对刻蚀速率的影响,找到了对ＰＺＴ及Ｔｉ进行ＲＩＥ的优化工艺条件．在不同的条件下得到对ＰＺＴ的刻蚀速率为２～７ｎｍ／ｍｉｎ;采用纯Ａｒ气体时Ｐｔ的刻蚀速率为２～６ｎｍ／ｍｉｎ;对于Ｔｉ可用ＨＣｌ及Ｈ２Ｏ２溶液进行腐蚀     

利用氟化气体和氧气的混和物进行SiC薄膜的反应离子刻蚀

本文研究了在ＳＦ＿６、ＣＢｒＦ＿３和ＣＨＦ＿３与氧相混合的几种氟化气体等离子体中，ＳｉＣ薄膜反应离子刻蚀（ＲＩＥ）的深度。通过监测射频等离子体的光发射谱及产生等离子体的直流偏压来研究刻蚀机理。为了更精确地定量分析刻蚀工艺，使用氩光能测定技术使等离子发射强度转换为相应的等离子物质浓度。为获得选择性的ＳｉＣ－Ｓｉ刻蚀及ＳｉＣ薄膜的各向异性图形，对等离子体条件，如气体混合物的构成、压力和功率进行了研究。首次采用ＣＢｒＦ＿３／７５％Ｏ＿２和ＣＨＦ＿３／９０％Ｏ＿２，在等离子条件为２００Ｗ，２０ｓｃｃｍ，２０ｍｔｏｒｒ时，得到了ＳｉＣ：Ｓｉ的刻蚀速率的比值大于１。最好的各向异性截面是在ＲＩＥ方式下，采用ＣＨＦ＿３气体获得的。一个约－３００Ｖ的直流偏压临界值，对于ＳｉＣ刻蚀速率的限制区域分为化学和物理控制。对于所有气体，均在刻蚀后的ＳｉＣ膜上发现了富碳的表面。氟化气体中ＳｉＣ的刻蚀机理可从加载实验、表面分析及其他刻蚀现象中推断出来。文中给出了碳和氧之间发生化学反应的证据，而氟和碳之间发生化学反应的证据却没有观察到。通过实验，提出了一种化学和物理刻蚀相结合的模型。而为理解刻蚀截面，提出了碳保护的机理。     

一种新的硅深槽刻蚀技术研究

本文报告了一种获得侧壁陡直的硅深槽新技术．实验中采用一种新材料──氮化锆（ＺｒＮ）作为反应离子刻蚀的掩模，所需掩模厚度约５００．采用氟基气体ＳＦ６作为刻蚀气体，并附加Ａｒ和Ｏ２，这样刻蚀过程中在槽的侧壁会形成氧化硅作为阻挡刻蚀层，结果得到了深约６μｍ，侧壁垂直接近９０°的硅深槽．     

AlSiCu反应离子刻蚀技术

在Ｔｅｇａｌ１５１２ｅ反应离子刻蚀（ＲＩＥ）设备上，利用Ｃｌ＿２和ＳｉＣｌ＿４为主要刻蚀气体，进行了ＡｌＳｉ０．８％－Ｃｕ２％的ＲＩＥ工艺研究，详细讨论了影响工艺的诸多因素，涉及ＡｌＳｉＣｕ材料本身结构的差异，ＲＩＥ工艺各参数，后处理等许多方面；给出实用化的工艺程序；最小加工线宽达到２μｍ，体刻蚀速率达８７０ｎｍ／ｍｉｎ，均匀性±５％，线宽损失小于１０％，对热氧化ＳｉＯ＿２的刻蚀选择比为４∶１，对ＡＺ１４５０Ｊ正性抗蚀剂的刻蚀选择比大于１．８∶１；该工艺使用效果良好，达到实用化水平。     

深槽隔离技术中硅的反应离子刻蚀

本文叙述了在反应离子刻蚀（ＲｅａｃｔｉｖｅＩｏｎＥｔｃｈｉｎｇ）系统中采用无碳含氟原子刻蚀气体（ＳＦ＿６，ＮＦ＿３）对硅的深槽刻蚀；分析了真空压力、射频功率、气体组合及其流量和电极温度对刻蚀速率、刻蚀剖面的影响；并根据实验结果，绘出了刻蚀速率与以上物理变量的函数关系曲线；得到刻蚀速率０．５～０．７μｍ／ｍｉｎ，糟宽≤５．０μｍ，深度大于６．０μｍ，横向腐蚀小于１．５μｍ的各向异性刻蚀剖面。本研究技术将应用于超高速ＥＣＬ分频器电路，双极高可靠抗辐射加固稳压器件和ＢｉＣＭＯＳ模拟电路的实际制作中。     

等离子刻蚀制造硅场发射阵列

本文介绍了一种全干法二步刻蚀制造高发射效率的场发射阵列（ＦｉｅｌｄＥｍｉｔｔｅｒＡｒｒａｒｙ－ＦＥＡ）的方法。首先利用等离子刻蚀（ＰｌａｓｍａＥｔｃｈｉｎｇ－ＰＥ）的各向同性在由ＳｉＯ２掩模的硅衬底上刻出平顶尖锥，然后再利用反应离子刻蚀（ＲｅａｃｔｉｖｅＩｏｎＥｔｃｈｉｎｇ－ＲＩＥ）的各向异性，在ＰＥ的基础上进一步刻蚀来拔高尖锥并减少尖锥顶部的面积，以得到理想形状的ＦＥＡ尖锥。这种方法比ＲＩＥ一步刻蚀法和湿法刻蚀加ＲＩＥ二步法简单可靠。     

SF_6／CCl_2F_2反应离子深刻蚀硅中加O_2的研究

用ＳＦ＿６／ＣＣｌ＿２Ｆ＿２加Ｏ＿２混合气体，在普通的平板型反应离子刻蚀机上，进行了深刻蚀硅的研究。当掩膜厚度约１２０ｎｍ－１５０ｎｍ的Ｃｒ薄膜时，研究了Ｏ＿２在混合气体中的比例对刻蚀形貌和刻蚀速率的影响。用获得的各向异性刻蚀工艺，己刻蚀出高度为１０μｍ的硅台阶，台阶倾角小于５°，横向腐蚀约为０．５μｍ，刻蚀表面粗糙度约１０％。     

Si在SF6＋N2中反应离子刻蚀及其剖面的研究

本文报导了用ＳＦ＿６＋Ｎ＿２混合气体反应离子刻蚀Ｓｉ及其剖面的实验结果，研究了在刻蚀时，混合气体的成份和射频功率密度对Ｓｉ的蚀速影响以及Ｓｉ的负载效应，通过实验得到了一种获得Ｓｉ的腐蚀垂直剖面的方法，该腐蚀技术在制作微机械马达和周期为４６６．８ｎｍ的二级光栅（线宽０．２μｍ）中得到应用。     

用于HBT的SiGe合金材料层的腐蚀工艺研究

探索利用反应离子刻蚀(RIE)和湿法腐蚀Si1-xGex合金材料的工艺条件.对两种腐蚀方法的利弊进行了对比,找出腐蚀Si1-xGex合金材料的实用化途径,并且解决了不同Ge含量的Si1-xGex合金材料的腐蚀速度控制.     

10%TMAH硅湿法腐蚀技术的研究

研究了浓度为10%的四甲基氢氧化铵(TMAH)溶液,在不同量的Si粉掺杂下,对铝膜及硅衬底的腐蚀及其pH值的变化。测试了在满足铝膜极低的腐蚀速率(<1nm/min)时,不同温度下该腐蚀液对硅(100)、(111)和(110)晶面及SiO2介质膜的腐蚀速率。还介绍了添加剂—过硫酸铵(APODS)和吡嗪的加入对腐蚀表面形貌及腐蚀速率的影响。研究结果表明,存在着一个临界的硅粉添加量,超过此量后铝膜的腐蚀速率急剧降低。90℃时,在10%TMAH溶液中加入1 5mol/L硅粉、3 0g/LAPODS和2g/L吡嗪可以实现铝膜不被腐蚀,同时硅(100)面约有1μm/min的腐蚀速率,腐蚀表面平整。腐蚀后的铝膜表面同硅铝丝键合良好,实现了腐蚀工艺同CMOS工艺的完全兼容。     

SiCl4-based reactive ion etching of ZnO and MgxZn1−xO films on r-sapphire substrates

SiCl₄-based reactive ion etching (RIE) is used to etch Mg_xZn_1−xO (0≤x≤0.3) films grown on r-plane sapphire substrates. The RIE etch rates are investigated as a function of Mg composition, RIE power, and chamber pressure. SiO₂ is used as the etching mask to achieve a good etching profile. In comparison with wet chemical etching, the in-plane etching anisotropy of Mg_xZn_1−xO (0≤x≤0.3) films is reduced in RIE. X-ray photoelectron spectroscopy measurements show that there is no Si and Cl contamination detected at the etched surface under the current RIE conditions. The influence of the RIE to the optical properties has been investigated.     

HgCdTe干法刻蚀的掩模技术研究

文章报道了HgCdTe微台面列阵ICP干法刻蚀掩模技术研究的初步结果。首先采用常规光刻胶作为HgCdTe材料的ICP干法刻蚀掩模。扫描电镜结果发现，由于刻蚀的选择比低，所以掩模图形退缩严重，刻蚀端面的平整度差，台面侧壁垂直度低。因此采用磁控溅射生长的SiO2掩模进行了相同的HgCdTe干法刻蚀。结果发现，SiO2掩模具有更高的选择比和更好的刻蚀端面。但是深入的测试表明，介质掩模的生长对HgCdTe表面造成了电学损伤。最后通过优化生长条件，获得了无损伤的磁控溅射生长SiO2掩模技术。     

一种用于VLSI工艺模拟的反应离子刻蚀速率模型

本文提出了一种适用于VLSI工艺模拟的反应离子刻蚀(RIE)速率模型。模型的建立采用统计数学方法,结合较少次数的实验。该模型精度高,实用性强。对CF_4/O_2刻蚀二氧化硅和SF_6/O_2刻蚀掺磷多晶硅的实验表明,模型精度达到5％。该模型植入刻蚀模拟器后能使亚微米刻蚀模拟的精度,提高到一个新的水平。     

PECVD SiC材料刻蚀技术

通过对PECVD SiC进行不同条件下的反应离子刻蚀（RIE）和电感耦合反应离子刻蚀（ICP）实验研究，提出了使用SF6和He的混合气体进行RIE刻蚀，并讨论了功率和压强分别对刻蚀速率的影响. 进一步研究了SiC中H含量对于RIE刻蚀速率的影响，同时验证ICP刻蚀过程中负载效应的存在.     

Reactive ion etching of dielectrics and silicon for photovoltaic applications

This paper investigates the reactive ion etching of SiO₂, Si₃N₄, and Si using CHF₃/O₂ plasma. In particular, we have characterized the time and rf power dependence of the carrier lifetimes in n‐ and p‐type FZ Si. The time dependence of reactive ion etching (RIE) at different rf powers provide insight into the two competing processes of damage accumulation and damage removal in the near‐surface region of the Si during plasma etching. The carrier lifetime, measured using the quasi‐steady‐state photoconductance (QSSPC) technique, has a quadratic dependence on the rf power, which can be related to changes in the dc self‐bias generated by the plasma at different rf powers. The change in carrier lifetime is similar in both n‐ and p‐type Si of the same doping concentration. Using this fact, together with the electronic properties of defects obtained by deep level transient spectroscopy (DLTS), we have modeled the injection‐dependence of the measured carrier lifetimes using the Shockley–Read–Hall model. The isochronal annealing behavior of plasma etched Si has also been studied. Copyright © 2006 John Wiley & Sons, Ltd.     

Effects of differential etching and masking resist preparation on the quality of the reactive-ion-etched aluminum and aluminum alloys

The conventional method used for aluminum (Al) and aluminum alloy (Al + Si, Al + Si + Cu) delineation in integrated circuits is mainly by wet chemical etching. Because of its isotropic characteristic, wet chemical etching becomes inadequate for patterning Al metal lines with linewidths narrower than about 4 Μm. In this work, Al and Al alloys (Al + 2% Si; Al + 1% Si + 1% Cu) were reactively etched in SiCl₄ plasma using patterned photoresist as the etch-mask. Resist patterns were generated either by conventional processing methods or by tri-level resist techniques which included hard-baking (200°C, ≤ 30 min), and two consecutive reactive ion etchings in CF₄ and 0₂ plasmas. Masking resists prepared by the tri-level resist technique retained their integrity during exposure to a SiCl₄ plasma, and significantly improved resolution and fidelity of pattern transfer from resist to underlying Al or Al alloy film. The substrate surface of the reactively etched Al + Si + Cu sample was considerably rougher than that of the Al or Al + Si sample due to the high concentration of Cu accumulated at the metal/substrate region during RIE process.     

Isotropic etch for SiO2 microcantilever release with ICP system

Inductively coupled plasma (ICP) system has been widely used for anisotropic silicon etching because it offers high aspect ratio with a vertical side wall. The isotropic etching capability of the ICP system, however, has not gained much attention, even though it possesses advantages in profile control and high etching rate over wet isotropic etching or conventional RIE (reactive ion etching). We report here an isotropic dry etching process to release microcantilever beams. Investigations have covered chamber pressure, plasma source power, substrate power, SF₆ (sulfur hexafluoride) flow rate relating to Si etching rate, undercutting rate, and isotropic ratio. The SiO₂ (silicon dioxide) cantilevers were successfully released from the Si substrate and the optimized silicon etching rate was 9.1 μm per minute. The etching profiles were analyzed by scanning electron micrographs (SEM).