用块RAM实现卷积交织解交织

本文详细介绍了用块RAM来实现卷积交织－解交织的原理和设计，以J．83标准中的卷积交织器例进行了说明，在此基础上找到了用块RAM实现卷积交织－解交织器的一般规律。     

一种面向RS码的卷积交织与解交织器的设计

采用了构造计数器来生成SRAM的读写地址的方法,设计了一种符合DVB-C标准,面向RS（204,188）码的卷积交织和解交织器．交织深度为12,单元深度为17。这种卷积交织和解交织器结构简单,性能良好,由于采用了单端口RAM,所以比一般的采用双端口RAM的设计节省了30％的电路面积。     

一种基于双端口RAM的交织器的设计

本文详细介绍了一种利用双端口RAM实现交织器的原理和设计,以DVB—C标准中的卷积交织器为例进行说明,最终在FPGA开发平台上进行验证和仿真。     

前向纠错技术中卷积交织器的FPGA实现

介绍了信道编码中所采用的前向纠错编码（FEC）方案中的重要技术——卷积交织器和解交织器的原理,并在此基础上提出了基于FPGA的卷积交织器的设计方案。丈中对卷积交织器设计的关键部分,即读写地址的产生方法进行了详细分析,给出了一种新的地址计算方法,并通过对FPGA内部EAB资源的双口RAM的存储单元的读写操作的合理控制,实现了卷积交织。该设计具有实现简单、占硬件资源少等优点。     

DVB-C解交织器的FPGA实现

本文分析了卷积交织和解交织的基本原理,然后采用Altera的FPGA器件,用RAM分区循环移位法来实现解交织器。无论从理论上,还是从计算机仿真和综合结果上来分析,都可以看出用这种方法来实现DVB-C解交织器能有效地节省硬件资源。     

交织器在MBOK基带调制系统中的应用

超宽带基带系统采用M元双正交键控(MBOK)调制,该调制方式在提高数据传输速率时无需大幅度增加带宽.为了提高数据传输的可靠性,文章在编码前加入一种块交织器,该设计的独特之处在于采用两块RAM交替进行读写操作,使交织器的延时最小化.用VHDL语言编程,在FPGA上用QUARTUSⅡ软件进行仿真,结果证明,在MBOK系统中加入交织器后可以交织随机化突发错误,便于系统纠错功能的实现.     

一种新型交织器的设计

在简单介绍两种常用交织器的基础上,给出了随机分组交织器的设计,并进行了计算机仿真。结果表明,此交织器设计简单,占用内存少,性能明显优于分组交织器,而仅次于随机交织器。     

基于FPGA的Turbo码交织器的设计与实现

在Turbo码设计中,交织器的设计具有重要的地位。介绍了交织器的基本理论以及几种常见的交织器,给出了一种通用交织器的电路设计方案,并通过对两种交织器的仿真测试,验证了设计方案的正确合理。     

Turbo编码中的交织技术

Turbo码是近年来提出的一种高性能的信道编码.Turbo码交织器的设计是Turbo编解码器设计中的关键.文中介绍了交织器的基本原理,详细地介绍了3种常见的交织器的交织原理.最后给出了交织器的设计准则.     

具有良好S距离特性QPP交织器的设计

交织器的设计对提高Turbo码的性能有着重要的影响。首先研究了QPP交织器的设计原则,给出了具有良好S距离特性的QPP交织的设计方法。仿真结果表明:设计得到的QPP交织器的性能并不比通过随机搜索得到的一般S-随机交织器性能差。     

高速并行Turbo译码中的交织器技术研究

为了适应高速率通信系统的发展要求,Turbo码可采用并行译码的结构方式来降低时延.然而在并行Turbo码译码中,交织器的随机特性可能会导致多个数据同时写入同一个存储器,这就造成了存储器的访问冲突.如何设计出无冲突交织器是并行Turbo译码器的设计难点.文中对当前国内外的并行Turbo译码无冲突交织器设计方案进行了综述,对几种新的交织器分析研究.     

基于Verilog HDL的可综合有限状态机设计

Verilog HDL(硬件描述语言)不仅可以在门级和寄存器传输级进行硬件描述,也可以在算法级对硬件加以描述。有限状态机是数字系统中的重要组成部分。文中研究了用Verilog HDL设计有限状态机时可以采用的不同的编码方式和描述风格,并介绍了有限状态机综合的一般原则。最后以存储控制器状态机为例,分别用Synplify Pro和QuartusⅡ对设计进行了综合和仿真验证。     

双口RAM在PCI总线与AVR接口设计中的应用

为了提高PCI总线与AVR单片机之间的数据传输速度,利用双lJ＇RAM通过共享的方式实现PCI总线与AVR单片机之间的高速数据交换。利用有限状态机方法将PCI接口芯片局部端逻辑转换为双口RAM读写控制信号和地址数据信号,并通过仿真工具ModelsimSe对接口电路进行了验证,得出的仿真波形符合要求;利用乒乓操作方法实现PCI接口芯片和AVR单片机交替读／写数据存储区,有效提高了PCI总线与AVR单片机之间的数据传输速度。实践证明该设计方法是解决高低速设备的传输瓶颈问题的有效途径。     

基于FPGA的双口RAM与PCI9052接口设计

为了解决PCI9052和双口RAM之间读写时序不匹配的问题,本设计采用可编程器件来实现它们之间的接口电路。此电路可以使系统更加紧凑。核心逻辑部分采用有限状态机实现,使控制逻辑直观简单,提高了设计效率。通过仿真工具ModelSim Se对该接口电路进行了验证,得出的仿真波形符合要求。     

一种基于AHB总线的存储控制器设计

介绍一种能兼容高速总线AHB的存储控制器结构,其充分利用AMBA2.0协议对高速总线通信方式的规定,实现了对外部RAM和ROM的高效访问控制。该控制器结构在完成总线端和存储端时序转换的基础上,对系统访问中的获取指令、写操作及原子操作进行了优化设计,提高了此类操作的访问效率。此外,本设计采用异步时钟域的设计方法,降低了控制器在空闲状态下的动态功耗。该IP采用硬件描述语言设计,核心部件采用有限状态机实现,最终形成可复用的IP软核。     

一种具有低相关特性的分块交织器的设计

Ｔｕｒｂｏｃｏｄｅｓ是近年信道编码理论研究的热点课题。交织器的设计问题是Ｔｕｒｂｏｃｏｄｅｓ研究中的主要问题之一。本文结合Ｔｕｒｂｏｃｏｄｅｓ在个人通信中的应用问题，对分块交织方法进行了研究，给出了一种新的交织器的设计方案，理论分析和计算机仿真证实了此方案在实现上和相关性上都具有良好的性能。同时，本文从理论上解释了在交织长度很大时，交织器的选择对Ｔｕｒｂｏｃｏｄｅｓ译码性能几乎没有影响的原因。