共查询到20条相似文献,搜索用时 156 毫秒
1.
2.
3.
在JPEG 2000中,无损图像压缩是采用整数5/3小波变换实现的.JPEG 2000也给出了5/3小波基于提升方法的算法.对提升方法的整数5/3小波变换算法进行了研究,针对二维的变换提出一种VLSI结构.该结构由4个模块构成,模块之间并行运行,模块内部采用流水线技术.对多级变换,级间的运算还可交叉,体现了提升方法的优势,较大地提高了硬件效率.其主要优点是消耗资源少且运算速度高,同时也适用于其他整数小波变换. 相似文献
4.
为了提高复小波变换的效率,本文提出了一种设计Q-shift复小波滤波器的新方法。与目前采用多相位矩阵的晶格分解结构得到正交小波的方法不同的是,这里从更为一般的完全重构滤波器组出发寻求满足特定要求的正交小波。不但可以构造出系数更为简单、运算更加方便的小波,而且可以实现任意精度的复小波变换。该方法的可拓展性好,可以很方便的添加如高阶消失矩等限制并简化设计过程。以普遍采用的Q-shift10/10小波为例,利用本文构造的正交小波可将复小波变换中的乘法运算降低到原来的1/3,而加法基本相当,且小波的频率选择性质更好。将其用于图像去噪的实验表明,采用本文构造的小波可以显著提高处理速度并得到更高的峰值信噪比(PSNR)。 相似文献
5.
6.
离散小波变换的VLSI实现 总被引:3,自引:0,他引:3
离散小波变换已广泛应用于信号处理中。然而,实时小波变换需要大量运算,因此,专用小波变换芯片的设计已成为信号处理中的关键技术。文章提出了一种小波变换递归金字塔算法的VLSI结构,采用一组输入延迟单元和一个控制单元,用一组并行滤波器完成了小波变换。编写了相应的Verilog HDL模块,并进行了仿真和逻辑综合。 相似文献
7.
8.
9.
10.
11.
12.
文中通过深入研究三维离散小波变换(3D DWT)核心算法并根据序列图像编码的特点,设计并实现了一种适合硬件实现的高效的三维小波变换VLSI结构。编写了相应verilog模型,并进行了仿真和逻辑综合。仿真结果表明行列滤波并行处理并采用流水线设计方法,加快了运算速度,有效降低了片内存储容量。 相似文献
13.
提出一种基于提升算法(lifting scheme)实现JPEG2000编码系统中的二维离散小波变换(Discrete Wavelet Transform)的并行阵列式的VLSI结构设计方法.该结构由一个行处理器和一个列处理器组成,行、列处理器通过时分复用同时进行滤波,用优化的移位加操作替代乘法操作,采用嵌入式数据延拓算法处理边界延拓.整个结构采用流水线设计方法,减少了运算量,提高了硬件资源利用率,该结构可应用于JPEG2000图像编码芯片中. 相似文献
14.
一种新型基于提升算法的二维离散小波变换结构的实现 总被引:1,自引:0,他引:1
在提升算法原理分析的基础上,设计出一种采用提升算法的二维离散小波变换结构,改变了传统的提升算法先行后列的运算方式,将行列运算操作结合起来进行,这样,相比于传统结构,在基本不增加硬件单元的前提下,变换时间减小为原来的75%左右,提高了硬件效率。 相似文献
15.
提出一种基于提升算法实现JPEG2000编码系统中的二维离散小波变换(Discrete Wavelet Transform)的并行阵列式的VLSI结构设计方法.利用该方法所得结构由两个行处理器,一个列处理器以及少量行缓存组成;行列处理器内部是由并行阵列式的处理单元组成;能使行和列滤波器同时进行滤波,用优化的移位加操作替代乘法操作.整个结构采用流水线的设计方法处理,在保证同样的精度下,大大减少了运算量和提高了硬件资源利用率,几乎达到100%,加快了变换速度,也减少了电路的规模.该结构对于N×N大小的图像,处理速度达到O(N2/2)个时钟周期.二维离散小波滤波器结构已经过FPGA验证,并可作为单独的IP核应用于正在开发的JPEG2000图像编解码芯片中. 相似文献
16.
17.
Chih-Peng Fan Guo-An Su 《Circuits and Systems II: Express Briefs, IEEE Transactions on》2009,56(10):788-792
In this brief, the fast 1D multiple integer transforms of Windows Media Video 9 (WMV-9/VC-1) are proposed by matrix decompositions, additions, and row/column permutations. Then, the proposed fast 1D integer transforms are hardware shared, and they can be applied to the 2D transform scheme. The hardware costs of the proposed fast 1D and 2D integer transform designs are smaller than those of the previous individual designs without shares. With the hardware share, the proposed architecture is suitable for the low-cost implementation of the VC-1 codec. 相似文献
18.
A new high-performance systolic architecture for calculating the discrete Fourier transform (DFT) is described which is based on two levels of transform factorization. One level uses an index remapping that converts the direct transform into structured sets of arithmetically simple four-point transforms. Another level adds a row/column decomposition of the DFT. The architecture supports transform lengths that are not powers of two or based on products of coprime numbers. Compared to previous systolic implementations, the architecture is computationally more efficient and uses less hardware. It provides low latency as well as high throughput, and can do both one- and two-dimensional DFTs. An automated computer-aided design tool was used to find latency and throughput optimal designs that matched the target field programmable gate array structure and functionality. 相似文献
19.
在本文中,我们设计了基于多分辨分析,适合于硬件实现的二维DWT和IDWT实时系统,采用了top-down的VLSI设计方法,用硬件描述语言VHDL,在Synopsys系统中进行了验证和综合,综合结果表明:系统的规模为7140单元面积,对于四层信小波变换,数据处理速度约可达到4Mpixel/s。 相似文献
20.
基于提升格式的离散小波变换比传统的基于卷积的运算量少,易于VLSI实现。本文提出了一种基于提升格式,高效实时实现JPEG2000中9/7双正交离散小波变换滤波器的VLSI结构设计方法。该方法所设计的结构,在保证同样的精度下,减少了运算量,整体运算速度高,硬件花费少,存储需求低,硬件利用率达到100%。本文用Verilog HDL对系统进行硬件描述,并选用Xilinx公司的XCV50e-cs144-8器件在ISE4.1环境下实现了综合。 相似文献