100G以太网中高位宽并行CRC的简化方法

在100G以太网媒体接入控制器(Media Access Control,MAC)的设计中,需要采用高位宽的并行数据来降低对时钟的要求。在使用并行循环冗余校验(Cyclical Redundancy Check,CRC)时会有一个问题,即需要计算CRC的数据域长度不一定是数据通道位宽的整数倍,导致最后一组数据无法使用数据通道的位宽对其进行CRC计算。为了解决这个问题,本文提出了在帧前填充0的处理方法。仿真和测试结果都验证了该方法的可行性。该处理方法也能应用到其他的通信系统中。     

基于ARM+FPGA的PLC计数器的设计

计数器是PLC内部重要的软元件之一,在以PLC为核心部件的自动控制系统中,这种软元件通过相应的程序实现系统的实时准确的计数;ARM通过双口RAM发送指令命令给FPGA,FPGA控制计数器进行相关操作,FPGA的晶振工作频率50 MHz作为计数器控制模块的时序约束,设计的计数器具有加减计数功能、断电保持功能、数据回传功能等,以满足PLC控制器的计数需求,并通过使用地址映射存储器使得计数器控制器的指令执行更加高效;设计了计数器与FPGA指令执行控制器的通信协议;通过对设计完成后的仿真与测试,单个计数器的计数频率达到2 MHz,基本实现了PLC计数器的功能,并且达到了稳定计数的设计要求。     

玩转你的板载声卡——全局优化篇

前言：一款典型的声卡往往包含了负责控制音频／数据通道的I／O控制器．对数字信号进行处理的DSP，对音频数据进行数模转换的Codec等。其中I／O控制器，DSP两个芯片则是声卡成本高昂的罪魁祸首。为了降低PC音频的门槛。Intel在1997年联合创新．飞利浦等众多厂商，共同推出了低成本的PC音频解决方案，也就是本文的主角——AC97。     

基于FPGA的PLC并行执行定时器/计数器的设计

针对ARM+FPGA构建的PLC系统,分析PLC对定时器/计数器的功能需求,设计了可以并行执行的定时器/计数器,构建的定时器/计数器共用一个端口读写控制器与FPGA中央控制器进行数据通信,定时器/计数器内部工作是相互独立的,能够并行的工作,并通过使用地址映射存储器使得定时器/计数器的指令执行更加高效;对中央控制器与定时器/计数器的通信时序和通信格式进行了设计,方便了中央控制器对定时器/计数器的控制与测试;通过仿真测试,该定时器/计数器能够满足PLC定时器/计数器的基本功能,并且达到了稳定的定时/计数的设计要求。     

多核网络处理器的高速数据交换控制结构

提出一种用于多核网络处理器数据通道处理的高速MAC接口数据交换控制结构。利用主动请求机制控制数据包的接收,通过多线程分配策略实现对接收数据的并行处理,维护数据包的到达顺序,实现高速数据传输。仿真与验证结果表明,接收控制器模块能在85 MHz工作时钟下达到2.56 Gb/s的数据吞吐率,满足网络处理器OC-48的线速处理要求。     

面向新一代众核处理器的高性能SNC的设计与验证

先进可扩展接口(AXI)是ARM公司推出的应用于高频系统的通道型总线,广泛应用于各种高性能SoC设计中.当前,通用处理器的主流是多核处理器,而多核处理器的主流是"通用DSP内核+应用专用核心"的异构融合结构.应用专用核心分为两种结构:同构多核和异构多核.在同构多核结构中,随着核数的增加,逐渐采用超节点结构,即在处理器中,几个内核构成一个超级节点,通过超级节点控制器实现片上网络与DSP内核之间的数据交互.在这项工作中,论文基于AXI总线,为新一代多核处理器设计了一种高性能、高带宽、低延迟的超级节点控制器.该超级节点控制器设计具有单独的读写数据通道,使用双向VALID和READY信号来实现握手机制,支持不对齐的数据传输、burst数据传输、广播操作、并支持乱序交易等.验证和综合结果表明,该超级节点控制器可以正确实现DSP内核与片上网络之间的数据交互,性能满足设计要求.     

CPLD实现GPIB控制器的设计

GPIB控制器芯片是组建自动测试系统的核心,在测试领域应用广泛.本文拟讨论用ALTERA公司的低成本CPLD来实现GPIB控制器的功能.GPIB控制器芯片的硬件设计主要分为状态机的实现、数据通道和微处理接口的设计.本文重点介绍了各个模块的实现原理.     

以数据保护为核心——2007年存储技术展望

存储的过程是将数据通过某一数据通道写在存储介质上,所以存储的三个基本要素是存储介质、数据通道、存储管理。展望2007年的存储产品和技术,我们就从这三个基本要素入手。     

存储三要素承前启后

存储的过程是将数据通过某一数据通道写在存储介质上,所以存储的三个基本要素是存储介质、数据通道、存储管理。回顾2006年的存储产品和技术,我们将从这三个基本要素入手。     

适配器新概念——谈IBM Netfinity ESCON适配器

IBM Netfi-nity ESCON适配器是当今适配器发展水平的一个代表,它在Netfinity服务器和驻留于主机内的数据及应用程序之间实现了一个可靠的、高容量的双向数据通道,在全通道带宽内提供持久的数据传输。当它与一个SNA服务器结合使用时,可以提供显著的费用节省和网络简化,并消除由中介控制器和局域网引起的反应速     

用高密度可编程逻辑器件设计条码阅读器(下)

<正>3.4 数据移位寄存器数据移位寄存器如图13所示.由2个4bit移位寄存器SRR24组成.数据移位寄存器用来储存输入数据,直至收到一个完整的字符.通用商品码是7位码元中的2个码条,因而每收到7bit后,便收到一个完整的字符.版本E码和版本A码分别有6个和12个字符长.因而需要用2个计数器,以便跟踪位计数和字符计数.虽说需要用2个CBU34计数器并非直接是数据移位寄存器的组成部分,但它们跟踪已经接收到的位数和字符数.既然CBU34是4bit计数器,它们分别预置9和10作为位计数和字符计数.在阅读版本A的情况下,字符计数器在收到第6个字符后清零,以适应条形码中的12个字符.位计数器在计数到7位时产生LASTBIT(末位)信号,它告诉其它逻辑电路已经收到了一个完整的字符.另一方面,宇符计数器在收到6个字符时发出LASTCHAR(末字符)信号.控制状态机用LASTCHAR信号来定义各种机器状态.     

面向高级综合验证的数据流图提取技术研究

该文主要讨论高级综合系统RTL(register transfer level)级综合结果正确性验证策略的确 定及验证系统设计中DFG(data flow graph)逆向获取算法的设计与实现.算法主要包括4个处 理阶段：FSM(finite state machine)动态分析及控制输出获取;FSM当前状态下数据通道有 效元件分析;数据通道结构到DFG操作结点转换;DFG结点间数据依赖关系分析、共享寄存器 变量分离及有向边的形成.     

双通道的诱惑——一网打尽双通道主板芯片组

我们知道，数据通过CPU处理后将通过MCH（Memory Controller Hub,内存控制器）与物理内存进行交换，因此三之间的数据通道我们称为带宽，就如一条通道，只有出入口的宽度一样才能保证道路通畅，若一边宽一边窄的话必定导致在窄的一边造成瓶颈。在CPU-MCH-物理内存的通道上，CPU所需     

第三讲 INTERBUS的数据传输

一 INTERBUS的PCP参数数据传输方法 在工业的实际应用中，特别是在现场设备的数据传输中，不仅需要传输过程数据，即字位短（1~16位）具有实时性要求的循环传输数据，而且在一定的情况下也需要传输参数数据，即字位较长（>100K位）无实时性要求的非循环传输数据。因此，INTERBUS协议采用复合式数据结构，即同时采用过程数据通道和参数数据通道，这是与其他总线的重要区别。它对提高INTERBUS的性能起了重要的作用，实现了一个协议可完成由不同控制器、智能设备和简单变送器/执行器组成的总线网络，显示了INTERBUS协议的优越…     

手把手教你学单片机（九）

MCS-51单片机可提供两个16位的定时器/计数器:定时器/计数器1和定时器/计数器0。它们均可用作定时器或事件计数器,为单片机系统提供计数和定时功能。定时器/计数器的结构及工作原理图1为定时器/计数器的结构框图。由图1可见,定时器/计数器的核心是一个加1计数器,加1计数器的脉冲有两个来源,一个是外部     

NI高速数字I/O器件家族又添新丁

20 0 1年 4月 16日 ,ＮＩ高速数字器件家族又添一新成员 ,那就是结合了模式Ｉ/Ｏ、握手方式及自检的ＮＩ65 3 4高性能数字Ｉ/Ｏ器件。ＮＩ 65 3 4可用于ＰＣＩ和ＰＸＩ/ＣｏｍｐａｃｔＰＣＩ。此器件采用5Ｖ/ＴＴＬ数字Ｉ/Ｏ的 3 2线和开始 /停止触发。它可以转换成 8位、16位或 3 2位。ＮＩ65 3 4也以两个独立的数据通道为特色 ,其每个数据通道配备有 3 2ＭＢ的存储器。通过板上内存 ,数据可以独立于计算机总线 ,以更快、更可靠的速率传递。用户可在独立的数据通道上分别进行操作 ,其中也包括同步的输入和输出。与所有的ＮＩ数据采集器件一…     

分布参数控制系统的镇定问题

本文讨论了具有两个观测器的弹性振动系统的镇定问题和具有两个反馈信号的带控制器的弹性振动系统的镇定问题。带两个观测器的弹性振动闭环系统较具有一个观测器的弹性振动闭环系统有更好的稳定性能。具有两个反馈信号的带控制器的弹性振动闭环系统较具有一个反馈信号的带控制器的弹性振动闭环系统有更好的稳定性能。     

TTL中规模集成电路及其应用

<正> 第六讲(三)集成化计数器在工业控制系统,机床,测距等数字系统中计数器的应用是很广的,在数字计算机的控制器、乘除法部件、外部接口部件中也要用计数器。就进位方式而言,有两类计数器:异步计数器和同步计数器。     

用软件解决Z80—CTc的取数误差

电信号经过V—f转换成频率直接送往Z80—CTc进行计数。在某些场合,比之用电信号经A/D转换后送往Z80—PIO口采样计数,能简化电路。尤适合于一些数据采样、处理的智能仪器。CTc内部有四个八位的减法计数器,每个计数器的满量程、换成十进制数为256个数。当外部来一个脉冲,使其减法     

DDR SDRAM控制器数据通道的设计与实现

在DDR SDRAM控制器的设计中,数据通道的设计是提高数据传输率的关键.本文按照JESD79E标准,讨论了DDRSDRAM控制器结构,分析了DDR SDRAM的读写过程,给出了控制器的读写时序方程,利用此方程设计出了一种高速数据通道.对设计高速数据通道用EDA工具进行了综合、仿真.仿真结果显示设计出的电路可以实现参数化配置并具有良好的性能.