大数据量FFT的单片DSP高效实现

针对实现大数据量FFT运算的需要和DSP片内存储器容量小的矛盾,提出了用数据抽取的方法把大数据量FFT映射为一系列小点数FFT的设计思想,并利用DSP的DMA对片外存储器的高速访问能力来实现这种映射,以实现对大数据量FFT的高效处理。该设计在TI公司的TMS320C6701上实现,给出了处理速度,并与在pentiumⅢ800MHz上的处理速度做了对比,证明了这种设计思想的可行性。     

雷达信号处理中大数据量FFT的实现研究

根据毫米波雷达信号处理实时性以及大宽带的需求,此次研究使用TMS320C6678多核DSP(TI公司)设计的雷达信号处理系统(DSP+FPGA)可以对大数据量进行多核FFT算法,MATLAB仿真等,同时对FFT算法的精度进行了验证,对大数据量FFT的实现过程给出了相关结论。通过对FFT算法的精度、计算量进行验证与分析有利于为雷达信号处理提供一定的依据,同时说明处理雷达信号大数据量方面多核DSP发挥了关键性作用。     

多并行处理器接收机设计与实现

为满足对卫星信号处理越来越快的速度及通用性的要求,设计并实现了一款高性能的卫星接收机.该接收机的设计在原理上采用多并行处理器的思想,因卫星接收机的中频处理数据量大,实时性高.这样,对芯片的选型提出了很高的要求,通过比较选择了两片目前业界处理能力强的DSP芯片TMS320C6416T核心计算单元,并结合使用了两片功耗低,成本低和大客量的FPGA芯片EP3C120完成卫星接收机中的数据处理,从而使接收机的处理速度和处理能力大大提高,满足了处理高实时性和大数据量卫星信号的要求.     

一种基于FPGA的FFT阵列处理器

提出一种新的FFT信号处理器的实现方法，使用抽取算法在基于FPGA的FFT硬件处理IP上实现并行大点数快速傅立叶变换，由于采用专用FFT硬件处理与DSP相结合的处理结构，使处理速度大幅度提高。理论和仿真分析论证了该方法的有效性。     

基于ADSP-TS101S的多片DSP并行软件设计

合成孔径雷达(SAR)实时成像处理是一种典型的流水线结构,要分为很多步骤分开进行处理,并且数据量大,算法复杂.根据这些特点,我们基于ADSP-TS101S芯片,利用其链路口进行点对点通信,设计了松耦合结构通用多DSP并行信号处理板,以进行雷达实时成像处理.基于此板,我们对松耦合多片DSP的互联拓扑结构及如何利用乒乓原则增加并行度进行了介绍,并对此种结构多片DSP平台进行并行软件设计的基本方法进行了研究.最后,举例说明,对SAR处理中常用的大点数FFT算法,进行了具体实现.实践证明,利用这些方法进行多DSP并行软件设计既简洁又高效.     

一种基于FPGA的FFT阵列处理器

提出一种新的FFT信号处理器的实现方法 ,使用抽取算法在基于FPGA的FFT硬件处理IP上实现并行大点数快速傅立叶变换 ,由于采用专用FFT硬件处理与DSP相结合的处理结构 ,使处理速度大幅度提高。理论和仿真分析论证了该方法的有效性     

单精度浮点数FFT的FPGA实现

文中首先讨论了多种FFT算法及其基本原理,实现了基2频率抽取算法,采用单蝶形顺序处理的结构实现单精度浮点数FFT处理器。根据自顶向下的设计思想,将整个设计划分为6个子模块,分别对子模块进行设计,最后组合成FFT处理器。然后,文中介绍了浮点数加法器和浮点数乘法器的硬件实现,在其中引入流水线,大大提高了数据吞吐量,提高处理速度。在中间结果缓存单元的设计中,调用Altera IP Core中的三口RAM,能够同时读写数据,大大节省了运算时间。最后对FFT处理器进行了功能仿真和时序仿真,做了详尽的分析测试。结果表明,单精度浮点数FFT处理器达到了较高的运算精度,可稳定运行在62.5MHz,完成一次256点浮点数复数FFT运算需要33.056μs。与DSP和单片机实现的FFT相比,在性能上具有一定优势。     

非基2点FFT处理器的设计及实现

在总结已有的FFT实现方法基础上,提出了一种通用FFT处理器的设计;这种FFT实现结构可支持非基2点FFT,硬件资源得到了优化,处理速度可以满足高清晰度数字电视地面传输系统的要求.     

基于PowerPC的控制器研究与设计

利用嵌入在Xilinx FPGA中的PowerPC技术,采用嵌入式可编程片上系统的设计思想,设计了基于现场可编程门阵列（FPGA）的控制器,实现在FPGA中定制完整的实时信号处理设备,方便了信号处理的设计。文中设计的控制器完成对快速傅里叶变换（FFT）、先进先出（FIFO）等模块的各控制信号的控制及对数据收发的控制。通过在总线上挂接自定义IP,增强了片上微机功能,使得设计更具灵活性。通过编制特定的软件代码,利用PowerPC的架构可以方便地控制FFT模块的处理点数。最后对该控制器进行了仿真,并在XUP VirtexⅡ pro实验板上对其功能进行了具体的实现。     

二维FFT在TMS320系列DSP中的实现

分析了二维FFT的快速算法，提出了在TMS320C6701评估板上的高速实现方法，通过实验验证了该方法，并讨论了在多片DSP上的并行实现方法。     

多级并行的多核DSP软件设计

随着信号处理性能需求不断提高,多核DSP软件开发是一个重要发展趋势。指令并行、多核并行处理、计算和传输并行等都是提高处理性能的方法。多核DSP处理器多级存储器中,越靠近内核存储器容量越少。在大数据量处理中需要相应的大存储器容量,无法直接将任务分配到各个处理器内核。针对这一问题,探讨了基于8核处理器的并行任务分配,并根据多核DSP的架构,采用两级乒乓的方式来实现大点数FFT的设计。该设计采用DMA方式实现了处理和传输并行,提高了处理性能。     

基于M/2点FFT的MLT快速算法及其FPGA实现

传统的基于DSP(数字信号处理器)实现的MLT(调制重叠变换)由于DSP的特点在速度上已经不能满足实际系统的要求,而随着FPGA(现场可编程门阵列)技术的发展,使得基于FPGA的MLT高速处理成为可能。基于FPGA的特点,选用了M/2点FFT(快速傅里叶变换)实现MLT快速算法,并对其进行了修正,采用并行处理和流水线技术,完成了此快速算法的FPGA硬件设计。仿真结果表明,设计满足了信号实时处理的要求,大大提高了信号的处理速度。     

低功耗优先的片上网络映射优化方法

在分析片上网络通讯功耗与通讯流量的关系模型的基础上,针对片上网络设计中的映射问题,提出了一种新的降低通讯功耗的映射方法,该方法首先对映射过程做预处理,划分成若干候选图,将通讯量大的IP核映射到与其他资源节点距离较短的位置上,利用预处理的结果产生初始解,结合流量估算技术对映射空间动态搜索,从而实现将通讯任务图中的IP核映射到NoC结构图的资源节点上.实验结果表明该方法能有效地降低NoC的通讯流量,从而更加适合求解片上网络的低功耗映射问题.     

数字信号处理器中FFT的实现

本文深入探讨了FFT算法的特点,并对FFT算法在DSP上的实现方法进行了详细的分析.通过分析阐述并总结了利用DSP实现FFT算法的步骤及规律.     

基于FPGA的FFT处理器设计

在OFDM系统中，调制和解调是通过FFT来实现的，FFT算法的实现是实时高速信号处理系统设计中的难点。针对FFT在OFDM通信系统中的实际应用，提出了一种切实可行的基于FPGA（现场可编程门阵列）的FFT实现方法与硬件结构。论文重点介绍FFT控制模块的设计原理，设计了一种新的FFT控制器结构，并采用Quartus对控制器做了详细的仿真研究。结果表明控制器使蝶形运算、读取数据、存储数据等操作协调一致，而且提高了系统的处理速度，在计算和数据通信间取得了平衡。     

基于ADSP-TS101并行高速实时数字脉冲压缩系统研制

采用4片通用DSP芯片ADSP-TS101为棱心构成并行高速实时数字脉冲压缩系统，应用频域FFT快速算法实现脉压处理．文中给出了系统设计中的一些关键步骤以及实现的方法，并且分析了系统主要性能，该系统的处理速度超过相同数量高性能ADSP-21060的十倍，最后给出了实验结果．在本系统设计中内核使用还留有相当大的余量，可大大方便以后其他功能的扩展．     

快速图像匹配相关系数算法及实现

最大归一互相关图像匹配算法是图像匹配中的常用算法,其关键是解算活动图与基准图间的相关系数。针对相关系数计算量大的特点,分析了FFT的基与FFT处理速度之间的关系以及基16FFT算法特点,提出用基16FFT算法计算相关系数,相关系数的处理时间大幅减小;同时针对高基蝶形单元设计复杂、使用不灵活等特点,提出采用级连思想实现主基16蝶形单元,使处理器的设计复杂度降低。实验证明,将主基16FFT处理器用于相关系数的计算中,使最大归一互相关图像匹配处理速度达到国际领先水平。     

实时视频信号的Sobel边缘检测的FPGA实现

在实时视频信号处理中,由于边缘检测等图像处理算法的数据量大,系统采用FPGA+DSP的图像处理方案。利用FPGA可对数据并行处理的特点,在FPGA中实现数据量大、处理速度要求高,但算法结构简单的低层处理算法。文中介绍了在FPGA中实现Sobel边缘检测算法的方法,并提出了自适应阈值的处理方案。实验结果证明,FPGA能够对实时视频信号完成Sobel边缘检测,且自适应阈值模块保证了系统在环境亮度变化的情况下,得到良好的边缘检测效果。     

用ADSP21161实现大点数FFT

介绍了数字信号处理器ADSP21161的主要特点,在此基础上实现了大点数FFT的运算.FFT运算是信号处理的重要内容,在工程实践中有广泛的应用.分析了FFT运算的存储量,在DSP片内资源有限的情况下,根据FFT运算的特点,混合利用按时间抽取和按频率抽取方法,解决了大点数FFT的实现问题.     

大点数FFT算法的改进及其实现

针对高速实时信号处理的需要，提出了一种对任意长度序列进行FFT的快速改进算法。通过对FFT处理前数据添零个数和DFT分解参数的优化选择，显著降低了FFT处理的运算量。结合频域脉冲压缩等信号处理实例，探讨了该算法在高速DSP上实现时的资源分配、程序编程以及传输I／O瓶颈问题，分别提出了具体的解决方法，并在实际DSP系统中测试了这种改进算法的性能指标，将其和普通算法的性能作了比较。