首页 | 官方网站   微博 | 高级检索  
相似文献
 共查询到20条相似文献,搜索用时 640 毫秒
1.
Pan.  WS 许艳阳 《半导体情报》1995,32(5):54-64,39
本文研究了在SF6,CBrF3和CHF3与氧相混合的几种氟化气体等离子体中,SiC薄膜反应离子刻蚀(RIE)的深度。通过监测射频等离子体的光发射谱及产生等离子体的直流偏压来研究刻蚀机理,为了更精确地定量分析刻蚀工艺,使用氩光能测定技术使等离子发射强度转换为相应的等离子物质浓度。为获得选择性的SiC-Si刻蚀及SiC薄膜的各向异性图形,对等离子体条件,如气体混合物的构成,压力和功率进行了研究。首次采  相似文献   

2.
对HBr反应离子刻蚀硅和SiO2进行了实验研究。介绍了HBr等离子体的刻蚀特性,讨论了HBr反应离子刻蚀硅的刻蚀机理,研究了HBr中微量氧、碳对HBrRIE刻蚀过程的影响。实验表明,HBr是一种刻蚀硅深槽理想的含原子溴反应气体。采用HBrRIE,可获得高选择比(对Si/SiO2)和良好的各向异性。  相似文献   

3.
刘秦  林殷茵  吴小清  张良莹  姚熹 《半导体学报》1999,20(11):1044-1048
采用磁增强反应离子刻蚀(MERIE)工艺获得了铁电PbZr053Ti047O3(PZT)薄膜的微细图形.研究了用CHF3气体在不同射频功率和气体流量下PZT薄膜、Pt和AZ1450J光刻胶的刻蚀速率以及刻蚀选择性的实验规律.原子力显微镜(AFM)结果表明,获得的PZT薄膜图形具有较高的各向异性.化学分析电子能谱(ESCA)结果表明,在CHF3等离子体中Pt表面形成了一层碳氟聚合物薄膜,它对Pt的刻蚀起到钝化和保护的作用,并且最后可以在300℃热处理30min被消除.  相似文献   

4.
Sol-Gel法制备的铁电薄膜和Pt/Ti下电极的反应离子刻蚀技术   总被引:4,自引:0,他引:4  
为制备A1/PZT/Pt/Ti电容,研究了采用SF6/Ar等离子体对Pb(Zr,Ti)O3及Pt/Ti底电极进行反应离子刻蚀(RIE)的技术.较系统地研究了RF功率,SF6/Ar流量比及气压对刻蚀速率的影响,找到了对PZT及Ti进行RIE的优化工艺条件.在不同的条件下得到对PZT的刻蚀速率为2~7nm/min;采用纯Ar气体时Pt的刻蚀速率为2~6nm/min;对于Ti可用HCl及H2O2溶液进行腐蚀  相似文献   

5.
用SF_6/CCl_2F_2加O_2混合气体,在普通的平板型反应离子刻蚀机上,进行了深刻蚀硅的研究。当掩膜厚度约120nm-150nm的Cr薄膜时,研究了O_2在混合气体中的比例对刻蚀形貌和刻蚀速率的影响。用获得的各向异性刻蚀工艺,己刻蚀出高度为10μm的硅台阶,台阶倾角小于5°,横向腐蚀约为0.5μm,刻蚀表面粗糙度约10%。  相似文献   

6.
马宏 《微电子学》1994,24(3):34-40
在Tegal1512e反应离子刻蚀(RIE)设备上,利用Cl_2和SiCl_4为主要刻蚀气体,进行了AlSi0.8%-Cu2%的RIE工艺研究,详细讨论了影响工艺的诸多因素,涉及AlSiCu材料本身结构的差异,RIE工艺各参数,后处理等许多方面;给出实用化的工艺程序;最小加工线宽达到2μm,体刻蚀速率达870nm/min,均匀性±5%,线宽损失小于10%,对热氧化SiO_2的刻蚀选择比为4∶1,对AZ1450J正性抗蚀剂的刻蚀选择比大于1.8∶1;该工艺使用效果良好,达到实用化水平。  相似文献   

7.
赵伟  李勇 《微电子学》1994,24(4):36-40
本文叙述了在反应离子刻蚀(ReactiveIonEtching)系统中采用无碳含氟原子刻蚀气体(SF_6,NF_3)对硅的深槽刻蚀;分析了真空压力、射频功率、气体组合及其流量和电极温度对刻蚀速率、刻蚀剖面的影响;并根据实验结果,绘出了刻蚀速率与以上物理变量的函数关系曲线;得到刻蚀速率0.5~0.7μm/min,糟宽≤5.0μm,深度大于6.0μm,横向腐蚀小于1.5μm的各向异性刻蚀剖面。本研究技术将应用于超高速ECL分频器电路,双极高可靠抗辐射加固稳压器件和BiCMOS模拟电路的实际制作中。  相似文献   

8.
采用CCl_2F_2/O_2的高深宽比硅槽的刻蚀   总被引:2,自引:0,他引:2  
本文通过实验和对样品上钝化层成分的分析,提出了CCl2F2/O2混合气体对单晶硅的各向异性刻蚀机理:在一定功率下,CCl2F2离解出大量的CFx粒子和Cl粒子,在前者对样品的轰击下后者与轰击出的Si原子反应生成挥发性的SiCl4,产生刻蚀.O2的加入一方面形成钝化层SixOyFz保护侧壁,另一方面通过消耗CFx粒子减少其与Cl粒子的再结合而达到加速目的.探讨了在一定条件下压力和ICP功率对刻蚀速率和各向异性的影响.在大量实验的基础上优化各刻蚀参数,在ICP790设备上刻出了宽3μm,深16μm的窄槽,  相似文献   

9.
郑闽  马宏 《微电子学》1994,24(5):64-69
在Tegal1512e反应离子刻蚀(RIE)设备上,利用Cl_2、SiCl_4为主要刻蚀气体进行了Al-Si1.2%的反应离子刻蚀,研究了各参数对刻蚀结果的影响。在此基础上,本文着重围绕线宽控制和后处理等关键性问题进行了实用化应用研究,并得到了最佳的刻蚀程序。最小加工线条宽度达到1.5μm,实用达2~3μm,体刻蚀率大于1μm/min,均匀性小于±5%,线宽损失小于10%,对热氧化SiO_2和AE1450J正性抗蚀剂的刻蚀选择比分别达8:1和3:1。此技术已用于多种多批量电路的制作工艺之中,效果良好。  相似文献   

10.
CHF_3/O_2接触腐蚀过程中的氢渗透=Si缺陷形成及其相互影响=Hydrogenpermeation,Sidefectgeneration,andtheirinteractionduringCHF_3/O_2contactetching[刊,英]...  相似文献   

11.
本文对(1-y)(Sr_1-xPbx)TiO_3·y(Bi_2O_3·3TiO_2)陶瓷材料在直流偏压下的介电性能进行了测量,发现此系统瓷料的偏压性能较好,并分析了陶瓷组分时偏压性能的影响,解释了所发现的实验现象。  相似文献   

12.
用射频溅射方法,在不同工作气体(纯Ar和Ar+10%O_2)和不同基片偏压(-30V到-180V,间隔-30V)下,由烧结Al_2O_3靶材制备Al_2O_3薄膜。测试了样品的介电强度和沉积速率,对部分样品的结构和成份分别用XPS和X射线进行了分析。结果表明:薄膜均呈非晶态;在两种工作气体中,随着基片负偏压的升高,沉积速率和介电强度均下降,但在-60V偏压时,介电强度具有最大值。含氧的工作气体导致沉积速率下降,但提高了介电强度。在含氧和-60V偏压下,Al_2O_3薄膜的平均介电强度为3.46MV/cm。纯氩气氛中制备的Al_2O_3薄膜是缺氧的,而含氧的工作气体可使薄膜中的氧含量提高。  相似文献   

13.
李悦 《压电与声光》2014,36(5):782-785
直流自我偏压作为高密度射频(RF)等离子体刻蚀工艺中的重要电学参数,反映出具有高能量的离子对待刻蚀晶片的轰击效果,后者决定了刻蚀工艺的各向异性、刻蚀速率、选择比及形貌特征等工艺结果。该文以HBr作为刻蚀气体,采用电感耦合等离子体(ICP)金属刻蚀系统针对刻蚀工艺中的直流自我偏压进行研究。研究中分别改变离子源功率、衬底偏压功率、刻蚀压力及HBr气体流量,观察直流自我偏压及其峰值的相应变化规律。实验结果表明,随着离子源功率的升高,直流自我偏压将会轻度降低;升高偏压功率则会显著提升直流自我偏压。刻蚀压力与直流自我偏压呈正比例关系,HBr气体流量的变化及待刻蚀晶片的材质对直流自我偏压无显著影响。  相似文献   

14.
本文综合评述了用射频等离子体化学气相沉积(RF-PECVD)法制备类金刚石碳膜过程中的等离子体化学反应和等离子体与材料表面反应机理的研究概况。着重介绍射频CH_4等离子体中,各种离子和中性基因的产生和传输机理,以及等离子体与材料表面反应的动力学基本理论。  相似文献   

15.
微电子机械系统中关键工艺之一就是刻蚀出高深宽比的图形。本文对掺磷多晶硅反应离子刻蚀(RIE)进行了研究,采用两步刻蚀工艺,SF6,CF4,Cl2CF三种气体组合,从原来45度的各向同性刻蚀提高到73度以上的各向异性蚀。射频功率390瓦时,刻蚀速率每分钟200nm。对3.5微米厚的多晶硅,刻蚀时间在20分钟左右,基本上达到要求。  相似文献   

16.
GaAs器件工艺中等离子刻蚀及计算机辅助监控技术研究   总被引:2,自引:1,他引:1  
用N2气和NF3反应气体,在较低的刻蚀功率下实现了用薄正性光刻胶AZ1518作掩模,均匀、快速刻蚀SiO2,SiON,Si3N4,WN,W等材料的等离子刻蚀技术。利用到蚀过程中射频参数的变化和计算机技术,将射频参数的变化在计算机屏幕上实时显示,实现了计算机辅助监控和终点检测技术。  相似文献   

17.
本文介绍了一种全干法二步刻蚀制造高发射效率的场发射阵列(FieldEmitterArrary-FEA)的方法。首先利用等离子刻蚀(PlasmaEtching-PE)的各向同性在由SiO2掩模的硅衬底上刻出平顶尖锥,然后再利用反应离子刻蚀(ReactiveIonEtching-RIE)的各向异性,在PE的基础上进一步刻蚀来拔高尖锥并减少尖锥顶部的面积,以得到理想形状的FEA尖锥。这种方法比RIE一步刻蚀法和湿法刻蚀加RIE二步法简单可靠。  相似文献   

18.
自对准外延CoSi_2源漏接触CMOS器件技术   总被引:1,自引:0,他引:1  
CO/Ti/Si或TiN/Co/Ti/Si多层薄膜结构通过多步退火技术在Si单晶衬底上外延生长CoSi2薄膜,AES、RBS测试显示CoSi2薄膜具有良好均匀性和单晶性.这种硅化物新技术已用于CMOS器件工艺.采用等离子体增强化学汽相淀积(PECVD)技术淀积氮氧化硅薄膜,并用反应离子刻蚀(RIE)技术形成多晶硅栅边墙.固相外延CoSi2薄膜技术和边墙工艺相结合,经过选择腐蚀,可以分别在源漏区和栅区形成单晶CoSi2和多晶CoSi2薄膜,构成新型自对准硅化物(SALICIDE)器件结构.在N阱CMOS工艺  相似文献   

19.
ECR-PECVD制备UHF大功率管浅结芯片中Si3N4钝化膜的应用研究   总被引:4,自引:0,他引:4  
利用ECR-PECVD技术将Si3N4薄膜成功地应用于UHF大功率晶体管浅结芯片中的钝化膜,使芯片电特性有较好改善,完全避免了芯片后加工工序中划伤造成的芯片报废现象,提高了成品率,分析了Si3N4膜的钝化机理。  相似文献   

20.
低压气相生长金刚石薄膜成核机理的研究   总被引:1,自引:0,他引:1  
本文论述了低压气相生长金刚石薄膜中活性原子团CH_3和原子态氢在金刚石成核运动中的作用以及衬底材料性能对成核的影响,认为活性基CH_3是生长金刚石的主要活性物质,它们在衬底表面的吸附、碰撞、聚集等构成了成核运动,原子氢在成核运动中的主要作用是参与CH_3的脱氢反应和石墨相碳原子团的刻蚀反应,并且还有稳定CH_3中SP ̄3杂化轨道的作用。衬底材料性能对成核的影响在于晶格失配而导致的错配位错和晶格畸变所引起的界面势垒和晶核弹性能的增加。最后讨论了金刚石薄膜与衬底之间是否存在过渡层问题,认为过渡层不是金刚石唯一的成核区,它的存在与生长条件密切相关,并且解释了关于过渡层实验研究中遇到的相互矛盾的结论。  相似文献   

设为首页 | 免责声明 | 关于勤云 | 加入收藏

Copyright©北京勤云科技发展有限公司    京ICP备09084417号-23

京公网安备 11010802026262号