基于FPGA的流水线微处理器设计

提高指令级并行度是微处理器体系结构发展的重要方向,也是开发基于FPGA的高性能微处理器的重要内容之一.本文论述了一个基于FPGA的流水线微处理器的指令流水线结构和系统设计,针对在指令流水执行过程中出现的相关问题,提出了相应的检查算法及解决方法.通过一个典型程序对流水线微处理器功能进行仿真,其运行结果表明此微处理器的最大吞吐率为一个时钟周期解释完一条指令,证实了流水线微处理器设计的正确性和高性能.该微处理器的设计在开发未来具有微处理功能的专用集成电路设计方面具有较高的实用价值.     

通用EPIC微处理器中指令控制流水线的研究与实现

指令控制流水线是在通用EPIC处理器内部专门为指令控制系统设计的一条与执行流水线相互锁步的流水线，用于携带共用信息和全局控制信息．提出了一种在通用EPIC微处理器设计中采用的指令控制流水线技术，介绍了指令控制流水线的具体设计与实现方法．实际应用表明，指令控制流水线技术能够有效降低EPIC微处理器的设计复杂度．     

银河TS-1微处理器的流水线

银河TS－1微处理器是国防科技大学计算机学院自行设计的具有自主版权的32位嵌入式微处理器，参考标准DLX5级流水线设计了银河TS－1流水线核基本的指令处理通路和数据通路，并以此为基础提出了一种更为高效的6级流水线：取指，译码，操作数准备，ALU执行，数据获取，写回。此6级流水线与5级流水线相比，硬件开销增加很少，但加速比小于1．54。     

基于FPGA的32位RISC微处理器设计

提出了一种与MIPS32指令集兼容的32位RISC微处理器(HP_MIPS)的设计方法.在对经典的MIPS体系结构分析之后,对处理器的整体结构进行重新划分,通过增加流水线级数设计出一种拥有8级流水线的微处理器数据路径结构,并且对设计中由于增加流水线级数而引入的流水线数据冲突问题给出了完整的解决方案.此外还设计了一种流水线结构的动态分支预测器用以解决微处理器分支冒险问题,其优点在于既能降低微处理器的CPI,同时又不会使流水线出现局部逻辑拥堵从而降低微处理器的主频.最后给出了设计的综合结果,并对该设计进行了软件仿真和硬件验证.在FPGA芯片上的运行时钟频率可迭146.628 MHz.     

“LongtiumC2”微处理器流水线设计

介绍一款32位CISC结构微处理器“LongtiumC2”的流水线设计。针对CISC结构微处理器流水线设计的难点,采用微指令流水执行等技术,设计了“LongtiumC2”的7级流水线结构,以及与流水线相关的处理机制和精确中断的实现机制,实现了一个具有较高性能的CISC微处理器的流水线。仿真和综合结果表明,该流水线设计能够满足“LongtiumC2”微处理器的功能和性能要求。     

RISC微处理器流水线的测试

现代微处理器的指令都是流水执行，流水线测试也应成为功能测试的一部分．讨论了指令在流水线中的执行以及指令间的依赖关系，给出了NRS4000微处理器的流水线的依赖图及精细依赖图．然后，依据指令在流水线的状态，将指令分成六类，分析了流水线中所有可能出现的“写后读”冲突．最后，给出了NRS4000微处理器的流水线测试序列和测试程序．     

TTA结构数字信号协处理器数据Cache的设计与实现

论文分析了面向多媒体应用的TTA(TransportTriggeredArchitecture)微处理器的特点和访存要求,提出并设计实现了应用于此款微处理器、采用直接映象规则、写回和按写分配策略的4KB数据Cache,并在全系统环境下对其进行了模拟验证。实验结果说明数据Cache系统在降低命中时间和提高命中率两方面做到了良好的折中,命中时间与芯片流水线处理周期匹配,有效保证了全系统性能的发挥。     

面向决策支持的数据重构技术

为了使企业决策支持数据能有效地发挥决策支持作用，提出以零部件为核心，将企业散乱的数据有机地组织起来，形成企业立体数据的重构模型．首先将零部件的各种数据用矩阵表达出来，然后通过“行匹配列合并运算”将相关的数据组合起来，形成一个集设计、工艺、生产、管理信息于一体的综合性数据矩阵．由于该数据矩阵的规模庞大，提出“投影变换”和“选择变换”，仅保留对目标决策支持有用的数据项．最后，将各零部件的综合数据矩阵叠加起来形成企业的立体数据模型．企业数据重构以后，它的每一行数据都是相对完整的．     

高性能通用微处理器体系结构关键技术研究

X处理器是我国自主设计的基于EPIC思想的高性能通用微处理器．介绍了8级流水线和OLSM执行模型，以很少的硬件代价克服了基本EPIC模型的局限性．设计了一种多分支预测结构，支持多条分支指令的并行执行，并通过判定执行减少分支指令的数目；设计了两级cache存储器，提出DTD低功耗设计方法，并通过前瞻执行隐藏访存的延迟．最后，展望了高性能通用微处理器的发展趋势．     

基于FPGA流水线RISC微处理器的设计

文章介绍了基于FPGA的流水线RISC微处理器的设计,包括关键模块设计和流水线设计.所设计的微处理器主要由ALU,译码单元,取指逻辑,寄存器堆,指令存储器,数据存储器等关键模块组成,其指令和数据长度都为32位,采用三种寻址方式.通过对关键模块的时序分析,设计合理的流水线.文章着重分析了因流水线产生的相关性问题.并采用旁路技术(Forwarding)和硬件"猜测法"加以解决.综合和功能仿真结果表明该RISC处理器达到了设计要求,其最高时钟频率达到74.59MHz.     

A Method for the Syntax Directed Design of Multiprograms

A method of program design is described which leads naturally to the expression of a program as a pipeline network of simple processes. Starting from the problem statement the valid inputs and outputs are specified by grammars, which can be combined to define the requisite translation. A notation for translation grammars is described informally which allows a translation to take into account semantic as well as syntactic information. Terminal symbols may be attributed by data types and may be qualified by Boolean expressions. The notation is capable of direct compilation but in this paper we show how it may be used to derive a program in a conventional high level language such as Pascal or Cobol. It is shown that more complex problems can be solved by simple pipeline structures of simple translations. Provided that nonbacktracking grammars are used to specify translations, the pipeline structure is well-suited to concurrent execution on a multiprocessor. The method is illustrated by examples from data processing.     

一种新型飞机电源控制器的设计

电源控制器(PCU)在飞机供电系统(EPS)的控制保护中居于核心地位,设计的飞机电源控制器以高性能DSP芯片TMS320F2812为核心,采用通用的嵌入式硬件和软件设计方法,构建了一个高性能的控制系统平台;通过RS485总线接口实现与地面维护设备的通信,维护方便,通过ARINC429总线通信接口与交流一次配电控制装置通信,接收交流一次配电控制装置发送的命令并向其报告工作状态;根据该原理研制的试验样机现已进入试验验收阶段,试验结果表明,该控制器工作可靠,性能良好。     

Efficient integration of coprocessor in LEON3 processor pipeline for System-on-Chip design

In this paper, we have proposed an efficient method for integrating longer pipeline coprocessors with SPARCv8 compliant processor implementations that requires minimum changes in the existing processor pipeline. The proposed integration method is independent of the length of the coprocessor pipeline. We have used COordinate Rotation DIgital Computer (CORDIC) core as the coprocessor that has been integrated with SPARCv8 based LEON3 processor. Only a subset of the coprocessor instructions defined in the Instruction Set Architecture (ISA) are required in our proposed method. The required synchronisation of data and control signals between the coprocessor and LEON3 pipeline has been presented in detail. The performance of the resulting closely-coupled design is compared with bus-based integration in terms of speed, power and area in the System-on-Chip (SoC) design, and both FPGA and ASIC results are reported. Our proposed integration method shows significant improvements over bus-based method for applications that require consecutive coprocessor operations in terms of CPI metric along with substantial reduction in number of cycles. Similar strategy can be employed for integration with coprocessors having different pipeline lengths.     

基于SoPC的超声导波激励信号发生器设计

基于SoPC技术设计了一种专门激励管道超声导波的信号发生器。重点阐述了导波专用DDS IP核的设计方法。发生器以MicroBlaze软核处理器为控制核心,单片FPGA辅以必要的少量外围硬件电路,易于扩展升级。实验结果表明,输出的信号精度高、噪声小、稳定性好,频率连续可调,可方便地应用于管道超声导波检测。     

流水线的FPGA低功耗设计①

在组合逻辑中加入寄存器级形成流水线,减少了信号毛刺的产生和传播,从而降低FPGA动态功耗,通过XPower功耗分析工具总结出了流水线设计和非流水线设计的功耗,为了做出更完整的对比,使用了低翻转率信号,随机翻转率信号和高翻转率信号作为输入,最后得出结论,对于高翻转率的信号,使用流水线可以一定程度的降低FPGA的功耗,对于低翻转率的信号,使用的流水线可能会使用比非流水线更多的功耗,并分析了其原因。     

基于MADL语言的时钟精确级仿真器生成

随着处理器设计复杂度的增加,设计前期在系统级别进行规划对芯片各方面性能的影响日趋增加.由于系统级设计中需要时钟精确级仿真器(CAS)进行设计空间探索(DSE),获得芯片各方面性能,从而帮助确定设计方案,因此快速生成CAS成为芯片设计成败的关键.文中提出了利用MADL语言构建设计空间探索平台的方法,具体探讨了CAS生成的方法,并设计和实现了基于ARM7处理器的CAS.实践证明,利用MADL生成CAS,代码生成效率大大提高,且性能更加优良,能精确地模拟出指令在每个时钟周期里在流水线上流动的情况,完全适合在芯片设计初期的DSE工作.     

一种新型的基于FPGA的SMS4密码算法电路设计

提出一种新型的基于FPGA硬件实现的SMS4分组密码算法电路设计。相对于常用的流水线设计方法和迭代设计方法,此设计将流水线和迭代运算相结合,结合了前者较高处理速度和后者较小实现面积的优点,达到了较好的性能,对WLAN商用密码算法的FPGA硬件实现有参考意义。通过Quartus II 8.0软件时序仿真验证了此设计的正确性,并使用以Cyclone II FPGA芯片为核心的DE2开发板验证了此设计的可实现性。     

VelociTI结构浮点DSPs的流水线异常处理方法

在采用基于VelociTI结构浮点DSPs流水线模式设计具有自主知识产权的数字信号处理器中，为了正确有效地实现对流水线异常的控制，提出了一种该结构流水线发生异常时的处理方法。对引起流水线异常的情况进行了合理的分类，存储器阻塞、多执行包和多周期NOP指令采用通过控制流水线寄存器的时钟信号实现控制。采用控制指令的执行条件实现了中断引起的流水线队列中部分指令的废除。对提出的方法采用VHDL语言建模设计，仿真结果验证了其正确性。     

基于OpenCV的管道巡检水下机器人的设计与实现

本设计是基于OpenCV的管道巡检水下机器人的设计与实现,水下机器人通过所配备的OpenCV摄像头对水下管道进行探测,主要应用于对水下或海底管道的路线进行循迹,并且能够对外壁破损情况的检查以及清理附着的杂物。该设计的实现是应用OpenCV摄像头对所需巡检的管道进行探测,并将所探测到的图像反馈到STM32控制器中识别出管道的循迹路线,并通过驱动模块中的电机设计实现平稳的循迹以及转弯功能。最终通过水下机器人的循迹以及图像处理功能的设计将探测到管道外部轮廓的图像信息进行处理,突出外壁所存在的问题以及附着的杂物。本设计将水下机器人驱动模式与图像处理功能进行很好的结合与应用,从而实现对管道循迹的过程中管道外壁的收检测。     

嵌入式微处理器保护方式下高特权级系统调用的研究

设计拥有我国自主版权的微处理器有着重大意义。高特权级系统调用算法及高特权级系统调用测试单元ＰＣＵ是拥有保护机制微处理器的重要组成部分,文中探讨了保护方式下高特权级系统调用的数据结构、定义,给出了高特权级系统调用算法,提出了高特权级系统调用测试单元ＰＣＵ的细胞群结构,并指出细胞是高特权级系统调用测试单元ＰＣＵ的基本测试单位。细胞群结构概念的提出解决了微处理器保护测试单元结构设计的难题,使设计拥有自主