共查询到20条相似文献,搜索用时 31 毫秒
1.
设计了应用于便携式GPS接收机射频前端中的CMOS低噪声放大器和正交混频器. 该电路中的低噪声放大器采用带源端电感负反馈的输入级,并引入功耗约束下的噪声和输入同时匹配技术. 正交混频器基于吉尔伯特单元. 电路采用TSMC 0.18μm RF CMOS工艺实现,总的电压转换增益为35dB,级联噪声系数为2.4dB,输入1dB压缩点为-22dBm,输入匹配良好,输入回损为-22.3dB, 在1.8V电压供电下,整个全差分电路功耗为5.4mW. 相似文献
2.
3.
低噪声和高增益CMOS下变频混频器设计 总被引:2,自引:1,他引:1
设计并实现了一个用于GPS接收机射频前端的CMOS下变频混频器.基于对有源混频器的噪声机制的物理理解,电路中采用了噪声消除技术,以减少Gilbert型混频器中开关管的闪烁噪声,并引入一个额外的电感与开关对共源节点的寄生电容谐振,改善整个电路的噪声系数和转换增益等关键性能指标.电路采用TSMC 0.25 μm RF CMOS工艺实现,SSB噪声系数为7 dB,电压转换增益为10.4 dB,输入1 dB压缩点为-22 dBm,且输入阻抗匹配良好,输入反射系数为-17.8 dB.全差分电路在2.5 V供电电压下的功耗为10 mW,可满足GPS接收机射频前端对低噪声、高增益的要求. 相似文献
4.
设计了一款用于中国60 GHz标准频段的射频接收前端电路。该射频接收前端采用直接变频结构,将59~64 GHz的微波信号下变频至5~10 GHz的中频信号。射频前端包括一个四级低噪声放大器和电流注入式的吉尔伯特单平衡混频器。LNA设计中考虑了ESD的静电释放路径。后仿真表明,射频接收前端的转换增益为13.5~17.5 dB,双边带噪声因子为6.4~7.8 dB,输入1 dB压缩点为-23 dBm。电路在1.2 V电源电压下功耗仅为38.4 mW。该射频接收前端电路采用IBM 90 nm CMOS工艺设计,芯片面积为0.65 mm2。 相似文献
5.
一款应用于GPS的CMOS低功耗高增益LNA 总被引:1,自引:1,他引:0
针对当前应用于GPS射频前端的LNA存在的不足,设计了一种新型的LNA.从电路结构、噪声匹配、线性度、阻抗匹配、电压增益以及功耗等方面详细讨论了该低噪声放大器的设计.电路采用CMOS 0.18μm工艺实现,经过测试,低噪声放大器的增益为40.8dB,噪声系数为0.525dB,PldB为-29.5dBm,1.8V电压下的消耗电流仅为1.4mA.电路性能充分满足应用要求. 相似文献
6.
7.
设计了应用于TD-SCDMA/LTE/LTE-Advanced收发机中的多频段、多模式射频接收前端电路. 该前端电路采用直接变频结构,包含两个可调谐差分低噪声放大器、一个正交混频器和两个中频放大器。其中,两个独立的可调谐低噪声放大器覆盖了4个射频频段,在较低的功耗下实现足够的增益和噪声性能. 并且利用开关电容阵列来调节低噪声放大器的谐振频率点. 低噪声放大器通过混频器的驱动级跨导晶体管实现结合。正交混频器采用折叠式双平衡吉尔伯特结构,利用PMOS晶体管作为本振信号的开关对,从而降低1/f噪声. 前端电路具有3种增益模式以获得更大的动态范围. 模式配置和频段选择功能都由片上的SPI模块控制. 该射频前端电路采用TSMC0.18um RF CMOS工艺实现,芯片面积为1.3 mm2. 全部频段上测量的转换增益高于43dB,双边带噪声系数低于3.5dB. 整个电路在1.8V供电电压下,消耗电流约31mA。 相似文献
8.
设计了一种全集成CMOS数字电视调谐器(DTV tuner)射频前端电路.该电路采用二次变频低中频结构,集成了低噪声放大器、上变频混频器、下变频混频器等模块.芯片采用0.18μm CMOS工艺实现,测试结果表明,在50~860MHz频率范围内,射频前端能够实现很好的输入阻抗匹配,并且总的增益变化范围达到20dB.其中,在最大增益模式下,电压增益为+33dB,单边带噪声系数(SSB NF)为9.6dB,输入参考三阶交调点(ⅡP3)为-11Bm;在最小增益模式下,电压增益为+14dB,单边带噪声系数为28dB,输入参考三阶交调点为+8dBm.射频前端电路面积为1.04mm×0.98mm,工作电压为1.8V,消耗电流为30mA. 相似文献
9.
设计了一种全集成CMOS数字电视调谐器(DTV tuner)射频前端电路.该电路采用二次变频低中频结构,集成了低噪声放大器、上变频混频器、下变频混频器等模块.芯片采用0.18μm CMOS工艺实现,测试结果表明,在50~860MHz频率范围内,射频前端能够实现很好的输入阻抗匹配,并且总的增益变化范围达到20dB.其中,在最大增益模式下,电压增益为 33dB,单边带噪声系数(SSB NF)为9.6dB,输入参考三阶交调点(ⅡP3)为-11Bm;在最小增益模式下,电压增益为 14dB,单边带噪声系数为28dB,输入参考三阶交调点为 8dBm.射频前端电路面积为1.04mm×0.98mm,工作电压为1.8V,消耗电流为30mA. 相似文献
10.
设计了一款应用在433MHz ASK接收机中的射频前端电路。在考虑了封装以及ESD保护电路的寄生效应的同时,从噪声、匹配、增益和线性度等方面详细讨论了低噪声放大器和下混频器的电路设计。采用0.18μm CMOS工艺,在1.8V的电源电压下射频前端电路消耗电流10.09 mA。主要的测试结果如下:低噪声放大器的噪声系数、增益、输入P1dB压缩点分别为1.35 dB、17.43 dB、-8.90dBm;下混频器的噪声系数、电压增益、输入P1dB压缩点分别为7.57dB、10.35dB、-4.83dBm。 相似文献
11.
本文提出了一种用于802.11 b 无线局域网的差分式低电压该增益电流模式射频前端集成电路。该电路包含一个差分式跨导低噪声放大器和一个差分式电流模式下混频器。单边跨导低噪声放大器仅含一个MOS晶体管和2个电感、2个电容构成。放大器中的栅-源并联电容Cx1 和 Cx2 不仅能减小栅-源寄生电容对谐振频率和输入匹配阻抗的的影响,而且能使得栅电感的取值变小。电流模式混频器由开关电流镜构成。调节开关电流镜晶体管之间沟道尺寸比值可以增加混频器的增益,从而增大射频接收机前端的功率增益。该射频前端电路工作在1V的电源电压下。使用chartered 0.18μm CMOS工艺进行了流片。 对芯片进行测试得到该射频前端的功率增益为17.48 dB, 输入三阶交调截点 (IIP3) 为 -7.02 dBm. 后仿真表示该芯片的噪声系数为4.5 dB,功耗仅为 14mW。 相似文献
12.
设计了一个用于数字电视ZERO-IF结构接收机射频前端的CMOS下变频混频器。基于对有源混频器的噪声机制及线性度的物理理解,对传统的有源混频器电路采用电流注入技术,实现了增益,噪声和线性度折中。电路采用UMC0.18RFCMOS工艺实现,SSB噪声系数为18dB,1/f噪声拐角频率100kHz。电压转换增益为5dB和8dB两档增益,输入1dB压缩点为0dBm,IIP3为15dBm(5dB增益),7dBm(8dB增益)。全差分电路在1.8V供电电压下的功耗不到7mW,可以满足数字电视零中频结构射频前端对高线性度、低闪烁噪声和可变增益的要求。 相似文献
13.
本文设计了一种应用于GNSS接收机的无电感多模射频前端。与传统低噪声放大器结构不同,本设计使用了无电感电流模式以及利用噪声消除技术的低噪声放大器。其高阻输入的射频放大器进一步放大信号并将单端信号转为差分信号。后级无源混频器将信号下变频到中频并将信号传输到下一级的模拟电路模块。文中还有本振缓冲器实现压控振荡器的二分频和25%占空比的方波新号的产生用于控制混频器开关。测试结果表明该射频前端在1.2V电源电压下仅消耗6.7mA电流,并获得了良好的综合性能。射频前端的输入回损为-26dB,而1.43dB的低噪声系数也保证了良好的接收灵敏度。在射频前端电压增益为48dB情况下,测得的输入1dB压缩点为-43dBm。该电路采用了55nm标准CMOS工艺实现,面积非常小,仅仅为220 μm×280 μm左右。 相似文献
14.
采用SMIC 0.18 μm CMOS工艺,设计了一种低功耗的超高频有源RFID标签芯片射频接收前端电路.其中,低噪声放大器(LNA)采用共源共栅源极电感负反馈差分结构,下变频混频器(Mixer)采用吉尔伯特(Gilbert)有源双平衡结构.通过整体及模块电路优化,该电路在较低功耗下仍然具有较好性能.仿真结果表明,整个接收端功耗仅为14 mW,与传统射频前端芯片相比,功耗降低53%;整体增益为21.6 dB,噪声系数7.1 dB,三阶输入截止点-18.9 dBm,满足有源UHF-RFID标签芯片低功耗高性能的应用需求. 相似文献
15.
本文描述了一种工作在2.4GHz ISM频段的低功耗、低中频射频接收机前端电路,使用TSMC 0.13um CMOS工艺。整个前端包括一个低噪声放大器以及两次变频下变换混频器。低噪声放大器通过在输入级引入额外的栅-源电容实现了低功耗与低噪声的设计;在下变换混频器设计中,分别使用一个单平衡射频混频器以及两个双平衡低中频混频器实现两次变频下变换技术;射频混频器输入晶体管源极串联电感-电容谐振网络以及低噪声放大器输出级的电感-电容谐振网络总共实现了30dB的镜像抑制率。整个前端占用芯片面积约0.42mm2,在1.2V的供电电压下,仅耗功率4.5mW,实现了4dB的噪声系数,在高增益模式下,获得-22dBm的三阶交调线性度,整个链路电压增益为37dB。 相似文献
16.
设计了一种用于1~4GHz射频前端的全集成CMOS宽带低噪声放大器。利用电流复用技术,对典型并联共栅-共源噪声抵消结构进行改进,以缓和噪声、增益及功耗之间的矛盾。采用在输入端引入电容电感并与MOS管寄生电容构成П形网络的方式来改善输入匹配特性。基于TSMC 0.18μm CMOS工艺进行设计和仿真。仿真结果表明,LNA噪声系数小于3.24dB,输入反射系数S11小于-8.86dB,增益大于15.6dB,IIP3优于+1.55dBm,在1.8V单电源供电条件下功耗仅为16.2mW。 相似文献
17.
本文介绍了一种工作在2.4GHz频段的低功耗、低噪声、高线性射频接收机前端电路,该接收前端电路使用新型的带三种增益模式的LNA,并提出一种新的片上非平衡变压器优化技术。前端电路采用了直接变频结构,使用片上非平衡变压器实现低噪声放大器与下变频混频器之间的单端-差分转换,优化设计以提高前端电路的噪声性能。本文使用锗硅0.35um BiCMOS工艺,所采用的技术同样适用于CMOS工艺。前端电路总的最大转换增益为36dB;在高增益模式下的双边带噪声系数为3.8dB;低增益模式下,输入三阶交调点位12.5dBm。为了获得最大的输入动态范围,低噪声放大器采用三种可调增益模式,低增益模式使用by-pass结构,大大提高了大信号输入下接收前端的线性度。下变频混频器在输出端使用可调R-C tank,滤除带外高频杂波。混频器输出使用射极跟随器作为输出极驱动片外50ohm负载。该接收前端在2.85-V电源供电下,功耗为33mW,芯片面积为0.66mm2。 相似文献
18.
19.
本文给出了一种应用于数字广播标准的CMOS射频前端电路芯片,其包括宽带低噪声放大器、正交混频器和可变增益放大器,该前端能够支持200kHz-2GHz频率范围内的多种无线通信标准,该电路在没有牺牲其他电路性能包括电压增益和功耗的情况下,改善了NF和IP3。通过噪声抵消技术降低前端的NF,通过差分多栅晶体管结构(DMGTR)提高前端的IP3。dB线性可变增益放大器的增益控制通过采用工作在线性区的PMOS晶体管来实现。芯片采用0.18um CMOS工艺实现。测试结果表明在200kHz-2GHz范围内S11小于-11.4,增益变化范围在250MHz为12-42dB,在2GHz为4-36dB。单边带NF为3.1-6.1 dB。在中等增益情况下IIP3为-4.7-2.0dBm。整个前端在1.8V电源电压情况下功耗仅仅为36mW。 相似文献
20.
本文介绍了一种改进的单模块化卫星导航射频前端模块的设计.该结构将低噪声放大器,混频器以及压控振荡器层叠级联,并实现电流和功能的复用.仅采用了单个片上螺旋电感作为LC振荡回路,另外增加一个二分电路作为正交本振信号的产生源.文章讨论了该模块的增益规划,噪声系数,以及设计的细节.对相位噪声以及功耗进行了改进.通过0.18μm CMOS射频工艺进行流片验证,获得带内平均噪声系数为5.4dB,增益43dB,三阶交调点-39dBm.测得相位噪声在本振1MHz偏移处小于-105dBc/Hz.整体功耗小于19.8mW,工作电压为1.8V.实验结果证明满足卫星导航射频前端应用的需要. 相似文献