一种高共模抑制比轨到轨全差分运算放大器

针对传统全差分运算放大器电路存在输入输出摆幅小和共模抑制比低的问题,提出了一种高共模抑制比轨到轨全差分运算放大器电路。电路的输入级采用基于电流补偿技术的互补差分输入对,实现较大的输入信号摆幅;中间级采用折叠式共源共栅结构,获得较大的增益和输出摆幅;输出级采用共模反馈环路控制的A类输出结构,同时对共模反馈环路进行密勒补偿,提高电路的共模抑制比和环路稳定性。提出的全差分运算放大器电路基于中芯国际(SMIC) 0.13μm CMOS工艺设计,结果表明,该电路在3.3 V供电电压下,负载电容为5 pF时,可实现轨到轨的输入输出信号摆幅;当输入共模电平为1.65 V时,直流增益为108.9 dB,相位裕度为77.5°,单位增益带宽为12.71 MHz;共模反馈环路增益为97.7 dB,相位裕度为71.3°;共模抑制比为237.7 dB,电源抑制比为209.6 dB,等效输入参考噪声为37.9 nV/Hz^1/2@100 kHz。     

一种基于0.6μm BCD工艺的40V高压输出自稳零运算放大器北大核心

设计实现了一种基于0.6μm BCD工艺的40 V高压输出自稳零运算放大器。该运算放大器采用了时间交织自稳零结构，实现了对输入失调电压的连续校准，同时使用40 V耐压PDMOS管和NDMOS管，实现了ClassAB结构的高压输出。运算放大器的输入级和自稳零校准电路采用0.6μm普通MOS管实现，均工作在5 V电源电压下；放大级和输出级中部分晶体管采用非对称结构的40 V DMOS管，实现了高压输出。整体电路中只有DMOS管的漏源电压承受40 V的耐压，其余MOS管的各端电压均在正常的工作范围内，没有耐压超限风险。前仿真结果表明，该运算放大器在5 V和40 V双电源电压下工作正常，输入失调电压为0.78μV,输出电压范围为3.0～37.7 V,等效直流增益为142.7 dB,单位增益带宽为1.9 MHz,共模抑制比为154.8 dB,40 V电源抑制比为152.3 dB,5 V电源抑制比为134.9 dB。     

一种高CMRR和PSRR的共源共栅放大器

针对传统运算放大器共模抑制比和电源抑制比低的问题,设计了一种差分输入结构的折叠式共源共栅放大器。本设计采用两级结构,第一级为差分结构的折叠式共源共栅放大器,并采用MOS管作为电阻,进一步提高增益、共模抑制比和电源电压抑制比;第二级采用以NMOS为负载的共源放大器结构,提高增益和输出摆幅。基于LITE—ON40V1．0μm工艺,采用Spectre对电路进行仿真。仿真结果表明,电路交流增益为125．8dB,相位裕度为62.8°,共模抑制比140．9dB,电源电压抑制比125．5dB。     

高阻抗低漂移运算功能块

本文对一种共源-共栅串接差分输入级运算放大器的等效输入噪声电压、失调电压温漂、共模抑制比和电源电压抑制比等参数进行了详细的分析。据此而批生产的高阻抗运算功能块的失调电压温漂可低于1μV/℃;低频(0.01～1Hz)噪声峰-峰值低于1.5μV;共模抑制比大于120dB;电源电压抑制比大于100dB。     

一种0.8V衬底驱动轨对轨运算放大器设计

采用衬底驱动技术设计低压低功耗轨对轨运算放大器。输入级采用衬底驱动MOSFET,有效避开阈值电压限制,将电源电压降至0.8V,实现低压下轨对轨共模输入范围。增加衬底驱动冗余差分对及反折式共源共栅求和电路实现恒定跨导控制,消除共模电压对输入级跨导的影响,输出采用前馈式AB类输出级,以提高动态输出电压范围。基于标准0.18μmCMOS工艺仿真运放,测得输出范围0.4～782.5mV,功耗48.8μW,电源抑制比58dB,CMRR65dB,直流开环增益63.8dB,单位增益带宽2.4MHz,相位裕度68°。版图设计采用双阱交叉空铅技术,面积为97.8μm×127.6μm。     

一种改进输入级结构的轨至轨运算放大器设计

基于0.18μm CMOS标准工艺设计了一种改进输入级结构的轨至轨运算放大器电路。该电路由输入级电路、共源共栅放大电路、共源输出电路及偏置电路组成。通过引入正反馈的MOS耦合对管将输入级电路改进为预放大电路,然后对其进行了详细分析,利用Cadence软件对电路进行仿真。仿真结果表明本文结构的低频直流开环增益可以达到80 dB,比相同参数下的普通结构高20 dB左右。相位裕度达到73o,共模输入电压范围满足全幅摆动,共模抑制比低频时可以达到107 dB。     

5V零漂移轨对轨精密运算放大器

ISL28134可用于压力、温度、医疗、应变计和惯性传感器的模拟前端。其主要性能：0．1～10Hz的噪声电压仅为0.25μVp-p;输入失调电压最大值为2.5μV;输入失调电压漂最大值为15nV/℃,功耗仅为675μA;轨对轨输入输出;共模抑制比（CMRR）135dB.     

0．6VCMOS轨至轨运算放大器

为适应低压低功耗设计的应用,设计了一种超低电源电压的轨至轨CMOS运算放大器。采用N沟道差分对和共模电平偏移的P沟道差分对来实现轨至轨信号输入．。当输入信号的共模电平处于中间时,P沟道差分对的输入共模电平会由共模电平偏移电路降低,以使得P沟道差分对工作。采用对称运算放大器结构,并结合电平偏移电路来构成互补输入差分对。采用0．13μm的CMOS工艺制程,在0．6V电源电压下,HSpice模拟结果表明,带10pF电容负载时,运算放大器能实现轨至轨输入,其性能为：功耗390μw,直流增益60dB,单位增益带宽22MHz,相位裕度80°。     

一种应用于CMOS图像传感器数字双采样ADC的PGA电路

提出了一种应用于CMOS图像传感器数字双采样模数转换器(ADC)的可编程增益放大器(PGA)电路。通过增加失调采样电容,采集PGA运放和电容失配引入的失调电压,在PGA复位阶段和放大阶段进行相关双采样和放大处理,通过数字双采样ADC将两个阶段存储电压量化,并在数字域做差,降低了PGA电路引入的固定模式噪声。采用0.18μm CMOS图像传感器专用工艺进行仿真,结果表明:在输入失调电压-30~30mV变化区间,提出的PGA的输出失调电压可以降低到1mV以下,相比传统PGA输出失调电压随输入失调电压单倍线性关系而言大大降低了列固定模式噪声。     

单级高增益满摆幅差分放大器的设计

在分析了传统共源共栅差分放大器优缺点的基础上,给出了一种单级高增益、满摆幅差分放大器的设计方案。该方案采用Hynix 0．5μm标准CMOS工艺,Hspice仿真结果表明,当电源为±3V,输入共模电压满摆幅变化时,该放大器的开环直流增益可以保持在80dB恒定不变,因而可为模拟电路提供一个高放大倍数、高精度且稳定输出的放大器。     

基于单一PMOS差分对的轨到轨输入运算放大器设计

基于国内某CMOS工艺设计了一种单一PMOS差分对的轨到轨输入、恒跨导CMOS运算放大器。输入级电路采用折叠共源共栅结构,通过体效应动态调节输入管的阈值电压扩展共模输入范围到正负电源轨,恒定共模输入范围内的跨导,自级联电流镜有源负载将差分输入转换为单端输出;输出级电路采用AB类结构实现轨到轨输出,线性跨导环确定输出管的静态偏置电流。在5 V电源电压,2.5 V共模电压,1 MΩ负载条件下,经Spectre仿真验证,该运算放大器开环增益为119 dB,相位裕度为58°,共模输入范围为0.0027～4.995 V,共模范围内跨导变化小于3%,实现了轨到轨输入共模范围内的跨导恒定。     

适用于全差分运算放大器的两级共模反馈结构

针对两级全差分运算放大器对输入级和输出级不同的性能要求,设计了连续时间共模反馈电路和开关电容共模反馈电路,使运放在稳定电路直流工作点的同时提高输出摆幅.基于0.13μm CMOS混合信号工艺对电路进行仿真,结果表明,该运放两级共模反馈瞬态输出的波动范围分别为1.06 mV和2.21 mV,在2.5 V电源电压下具有91.6 dB直流开环增益,负载电容为1.5 pF 时单位增益带宽为1.163 GHz.     

一种用于角度传感器中的仪表放大器

主要设计了一种用于角度传感器系统中的仪表放大器。为了满足角度传感器系统中对信号频率的要求,需要仪表放大器的带宽足够宽能够达到3.3 MHz。该电路采用标准三运算放大器结构电路,以折叠共源共栅结构的放大器为基础,对共模信号进行抑制,对差分信号进行放大,提高了放大器的精度,增大了仪表放大器的带宽。采用Chartered 0.35μm CMOS双栅工艺对电路进行仿真和流片验证,测试结果表明:在0.8～2.85 V内,仪表放大器的共模抑制比达到了102 dB,带宽能够达到3.3 MHz,输出摆幅为1.7 V,电路功能良好,达到了设计要求,该电路可用于汽车电子以及医疗设备系统。     

一种具有纹波抑制功能的斩波稳定放大器

基于SMIC 0.18 μm BCD工艺设计了一种低失调、低噪声的斩波稳定放大器。针对斩波调制技术引入输出纹波的问题,设计新型的乒乓结构陷波滤波器来抑制纹波,并采用复合路径多级放大器结构拓展了带宽。通过Spectre仿真验证,放大器增益带宽积为11.7 MHz,共模抑制比为145 dB,电源抑制比为126 dB。蒙特卡罗仿真结果表明,放大器失调电压分布的标准差为3.54 μV,输入噪声谱密度为32.1 nV/Hz,纹波抑制效果达83.1 dB。     

一种0.8V 2.4μA CMOS全差分放大器

基于0.25μm标准CMOS工艺,采用0.8V开关电容共模反馈电路技术和PMOS衬底驱动技术提出了一种新型0.8V 2.4μA全差分放大器.在0.8V单电源电压下,全差分放大器的直流开环增益为63.8dB,相位裕度为60度,单位增益带宽为7.4MHz,输出电压范围为18～791mV,其中新型模拟开关的输入/输出电压范围为0～800mV,整个放大器的电源电流为2.4μA,版图面积为410×360μm2.     

一种低电压恒定跨导轨到轨运算放大器的设计

设计了一种低电压恒定跨导的轨到轨运算放大器,作为误差放大器用在BUCK型DC-DC上实现对输出电压的调节。该运算放大器采用两级结构,输入级采用互补差分对的结构,实现了轨到轨电压的输入,并且利用2倍电流镜技术实现了跨导的恒定;输出级采用AB类放大器的结构,提高了输出电压摆幅和效率,实现了轨到轨电压的输出。该电路基于CSMC 0.25μm EN BCDMOS工艺进行设计,仿真结果表明:电源电压为2.8 V时,在输出端负载电容为160 pF、负载电阻为10 kΩ的情况下,增益为124 dB,单位增益带宽积为5.76 MHz,相位裕度为59.9℃,输入跨导为5.2 mΩ~(-1),共模抑制比为123 dB,输入共模信号范围为0～2.8V,输出电压摆幅为0～2.8 V。     

一种高增益三级运算放大器

提出了一种高增益三级运算放大器。采用五管全差分、套筒式共源共栅、典型共源级结构作为运算放大器的放大级,采用共模抑制电路、频率补偿电路、高摆幅偏置电路,提高了运算放大器的性能。结果表明,在3 V电源电压、4 pF负载电容的条件下,该运算放大器的开环直流增益为155 dB,单位增益带宽为112 MHz,相位裕度为84.1°,电源抑制比为151 dB,共模抑制比为-168 dB。该运算放大器的补偿电容较小,节省了面积。     

电子百科

零漂移放大器 零漂移放大器是指失调电压漂移接近于0的放大器。它连续自动校正任何直流误差,实现超低水平的失调电压、时间漂移和温度漂移。零漂移放大器的常见特性包括：超低失调电压和漂移、高开环增益、高电源抑制、高共模抑制以及零1/f噪声。     

全摆幅运算放大器的设计

设计了一种全摆幅输入的运算放大器。通过恒定跨导结构实现互补输入差分对共模输入电压在轨到轨范围内对恒定跨导的控制。设计中在输出结构里使用了电流求和电路,以达到输出信号相加,实现单端输出的功能。采用Spectre进行仿真,电源电压5V时,低频增益84dB,单位增益带宽12MHz。     

一种伪随机开关动作的自稳零运算放大器

设计实现了一种低失调、高增益的轨到轨运算放大器(运放),整体电路主要包含带隙基准、环形振荡器、伪随机信号发生器、主运放以及调零辅助运放。采用时间交织结构的自稳零技术降低了运放的输入失调电压,通过主运放与辅助运放增益相叠加的方式获得高增益。为了改善自稳零运放开关动作所引起的互调失真现象,设计了一种伪随机信号发生器,用于控制自稳零运放的开关动作,以一种非固定周期的伪随机时序信号代替传统的周期性时序信号,避免了由MOS开关管周期性动作引入的二次谐波甚至多次谐波,改善了运放的调零效果,消除了输出信号中的互调失真。基于0.5 μm CMOS工艺完成了整体电路的设计与流片,电路仿真与芯片实测数据均达到较好效果。在电源电压5 V,环境温度25 ℃条件下,实测输入失调电压为0.6 μV,输入偏置电流小于10 pA,开环增益为140.8 dB,共模抑制比为138.4 dB,电源抑制比为142.9 dB,该电路可用于高精度信号采集和调理。