用于双极电路ESD保护的SCR结构设计失效分析

针对目前双极电路的ESD保护需求,引入SCR结构对芯片进行双极电路ESD保护。通过一次流片测试,发现加入SCR结构的电路芯片失效,SCR结构的I-V特性曲线未达到要求。从设计问题和工艺偏差两方面入手,分析了失效原因,通过模拟仿真,验证了失效是因为在版图设计时为节省版图面积,将结构P阱中NEMIT扩散区域边上用来箝位的电极开孔去掉造成的,并非工艺偏差导致的。通过二次流片测试,验证了失效原因分析的正确性,SCR器件结构抗ESD电压大于6kV,很好地满足了设计要求。     

一种低失调CMOS轨到轨运算放大器研究

基于CMOS工艺设计了一款轨到轨运算放大器,整体电路包括偏置电路、输入级、输出级以及ESD保护电路。电路中的输入级使用了一种全新的架构,通过一对耗尽型NMOS管作为输入管,实现轨到轨输入,同时在输入级采用了共源共栅结构,能够提供较高的共模输入范围和增益;在输出级,为了得到满摆幅输出而采用了AB类输出级;同时ESD保护电路采用传统的GGMOS电路,耐压大于2 kV。经过仿真后可知,电路的输入偏置电流为150 fA,在负载为100 kΩ的情况下,输出最高和最低电压可达距电源轨和地轨的20 mV范围内,当电源电压为5 V时能获得80 dB的CMRR和120 dB的增益,相位裕度约为50°,单位增益带宽约为1.5 MHz。     

一种伪随机开关动作的自稳零运算放大器

设计实现了一种低失调、高增益的轨到轨运算放大器(运放),整体电路主要包含带隙基准、环形振荡器、伪随机信号发生器、主运放以及调零辅助运放。采用时间交织结构的自稳零技术降低了运放的输入失调电压,通过主运放与辅助运放增益相叠加的方式获得高增益。为了改善自稳零运放开关动作所引起的互调失真现象,设计了一种伪随机信号发生器,用于控制自稳零运放的开关动作,以一种非固定周期的伪随机时序信号代替传统的周期性时序信号,避免了由MOS开关管周期性动作引入的二次谐波甚至多次谐波,改善了运放的调零效果,消除了输出信号中的互调失真。基于0.5 μm CMOS工艺完成了整体电路的设计与流片,电路仿真与芯片实测数据均达到较好效果。在电源电压5 V,环境温度25 ℃条件下,实测输入失调电压为0.6 μV,输入偏置电流小于10 pA,开环增益为140.8 dB,共模抑制比为138.4 dB,电源抑制比为142.9 dB,该电路可用于高精度信号采集和调理。     

一种用于双极电路ESD保护的SCR结构

针对目前双极电路的ESD保护需求,结合双极电路的特点和制造工艺,设计了一种可控硅整流器(SCR)结构.使用器件仿真工具MEDICI,对器件的结构参数进行了优化设计,得到的ESD电压大于3 kV,很好地满足了设计要求.     

标准CMOS工艺低压栅控硅发光器件设计与制备

本文采用0.18μm标准CMOS工艺设计并制备了一种MOS结构的低压栅控硅基发光器件.该光源器件内部采用n+-p+-p+-n+-p+-p+-n+的叉指结构,在相邻两个p+有源区之间覆盖多晶硅栅作为第三端控制电极,用于在源/漏区边缘形成场诱导结,降低p+/n-well结的反向击穿电压,提高器件发光功率.测试结果表明,该光源器件可以发射420nm～780nm的黄色可见光,在3V的正向栅压下,p+/n-well发光二极管的反向击穿电压下降到3V以下,光输出功率提高至2倍以上.本文设计的光源器件工作电压较低,并且与CMOS工艺完全兼容,可以与其他CMOS电路共用电源并且实现单片集成,在硅基光电子集成领域具有一定的应用价值.     

一种环形栅LDMOS器件的宏模型

提出了一种适用于环形栅LDMOS器件的子电路宏模型。基于对环形栅LDMOS器件结构的分析,将环形栅LDMOS器件分为两个部分,一个是中间的条形栅MOS部分,使用常规的高压MOS模型；另一个是端头部分,为一个圆环形栅极MOS器件,采用了一个单独的模型。基于40 V BCD工艺的N沟道LDMOS器件进行模型提取与验证。结果表明,建立的宏模型具有较强的几何尺寸缩放功能,对于不同尺寸的器件都具有较高的拟合精度,并且模型能够兼容当前主要的商用电路仿真器Hspice和Spectre。     

油气管道的杂散电流腐蚀防护措施

介绍了杂散电流腐蚀的机理、特点、对油气管道的影响,以及国内外标准及关于杂散电流干扰源与油气管线安全间距的规定,并提出防止杂散电流腐蚀的相应措施.     

0.35 μm SiGe BiCMOS隔离深槽表面形貌研究

针对0.35 μm SiGe BiCMOS工艺,对隔离深槽表面形貌进行了研究。仿真及工艺结果表明,多晶硅回刻残留厚度h2、深槽顶部开口宽度Wtp以及刻蚀掩蔽氧化层残留厚度h3是影响深槽表面形貌的主要因素;当h2=220 nm,Wtp=0.7~0.9 μm,h3=150~200 nm时,获得了较好的深槽表面形貌,其隔离漏电流小于0.05 nA/μm,可用于0.35 μm SiGe BiCMOS工艺的隔离。