多元LDPC码的速率兼容技术研究

提出了一种高性能的非规则比特级缩短算法,并推广了一种二元符号级打孔算法.该缩短算法基于有限域元素对应二进制镜像矩阵选择缩短比特的位置,比传统符号级缩短算法具有更大的灵活性和更佳的误码率性能;将二元符号级打孔算法推广到多元LDPC码,获得了比二元速率兼容LDPC(RC-LDPC)性能优异的多元RC-LDPC码.综合上述方法,实现了码率可从1/10到5/6灵活变化的多元RC-LDPC码.仿真结果证明,本方案的误码率性能比传统方法在各个码率分别有0.1到1.1 dB的增益.     

Information Geometry and Low Density Parity Check Codes

The application of information geometry in the low density parity check (LDPC) codes based on the work of Ikeda and Amari is considered. The method is to turn the decoding process into the change of the parameter. When the LDPC decoding procedure converges, both the convergent probability distribution and the true probability distribution belong to the same submanifold, but this does not mean they are equimarginal, that points out the origin of the decoding error.     

LDPC码译码算法的性能分析

LDPC码是一种优良的差错控制编码.鉴于其译码算法的复杂度直接影响到编码的应用前途,阐述了LDPC码的几种译码算法.重点介绍了基于Tanner图结构的BP算法,然后分析和比较了由FOSSORIER提出的BP-based算法和CHEN J提出的两种改进算法-Normalized BP-based、offset BP-based算法以及最优译码算法在AWGN信道下的性能特性.     

LDPC codes constructed from resolvable group divisible designs

A new construction method for low-density parity-check (LDPC) codes is presented based on resolvable group divisible designs (RGDDs). The resulting LDPC codes are free of 4-cycle. With the use of RGDDs, a class of masking matrices is also constructed, and then many more quasi-cyclic (QC) LDPC codes are obtained by the masking technique. Numerical results show that the proposed LDPC codes with iterative decoding using the sum-product algorithm perform very well over the AWGN channel. Furthermore, the QC-LDPC codes constructed based on masking have a better BER/FER performance than the original ones.     

多元量子LDPC码的构造与译码

基于多元稳定子理论,提出一类有限域上多元量子LDPC码的构造方法,在退极化信道模型下对多元量子码的BP译码算法进行了描述．举例构造了一类CSS结构、码率为1/2和1/4的四元量子LDPC码,并对其纠错性能进行了Monte Carlo仿真．与现有同等参数的二元量子LDPC码相比,误帧率10-5时的信道转移概率阈值由0.016提高到0.025．     

一种对奇偶校验比特按组删余的速率兼容编码

以多维累加交叉并行级联单奇偶校验码为母码,提出了一种具有线性编码复杂度的删余速率兼容编码．将母码的每个编码支路所输出的奇偶校验比特分为一组,利用高斯近似密度进化方法确定各组奇偶校验比特的删余优先级别,通过对奇偶校验比特按组删余,构建了一组速率兼容编码．仿真结果表明,该编码在不同码率的误比特率性能均优于以(3,6)规则LDPC码为母码构建的删余速率兼容编码的性能．     

低密度奇偶校验码的线性规划译码研究

分析了应用线性松弛方法对低密度奇偶校验(LDPC)码进行最大似然译码的基本原理,介绍了基于LDPC码校验矩阵因子图表达构造码字多胞形的方法。这些多胞形描述过于复杂,并且存在冗余,因此给出了一种简化约束条件。从接收正确码字必须服从校验方程出发,导出了以错误模式为变量、基于伴随式的LDPC码最大似然译码优化模型。     

改进的LDPC译码算法研究

基于LDPC码的BP译码简化算法,结合RMP调度和Offset最小和算法,提出了一种改进的LDPC译码算法。在相同的前提下,改进的译码算法在计算复杂度方面,与Offset最小和算法相比,改善了算法的收敛特性;采用优化的存储方式,降低了存储需求,适合硬件实现。仿真结果表明,改进的译码算法降低了平均迭代次数,减少了量化实现占用的存储单元。     

快速低密度校验码迭代译码量化算法

提出一种低密度校验码快速量化置信传播译码算法，其中量化电平标号作为定点算术操作数，运算由寻址表完成，中间计算以较高精度包含在表中，该算法具有明显低的时间复杂度，应用对称特性，可以显著降低所需存储容量；在不增加复杂度的前提下，可以方便地实现均匀及各种为改进性能而设计的非均匀量化方案；适当增加复杂度还可实现时变译码，该算法使低密度校验码在实际通信系统中的应用比时已经接近连续译码，而高信誉噪比时比连续译码差0.2dB。合适的高阶量化译码可以获得接近连续译码的性能，高信噪比时甚至优于连续译码。     

改进科斯塔斯环的LDPC码相位同步算法

提出了一种基于改进科斯塔斯环的LDPC编码系统迭代相位同步算法.该算法用LDPC译码过程中每次迭代产生的数据符号的后验概率更新科斯塔斯环中的错误信号,从而以迭代的方式达到相位同步.该算法将LDPC译码过程和科斯塔斯环相位同步过程以迭代方式相结合,仿真表明,在系统存在一定程度频率偏移的条件下该算法能对相位错误进行有效的盲估计,且对一定程度频率偏移具有很强的鲁棒性.     

一种Tanner图短环计数新方法

短环是影响低密度校验码迭代译码性能的重要因素．利用树结构展开的思想,通过分析无效短环和重复短环对计数结果的影响,得出了低密度校验码的一个短环计数公式．利用这一公式,提出了一种基于树结构展开的Tanner图短环计数算法,可对任意给定长度的短环进行计数,从而克服了现有短环计数算法仅能对特定长度短环计数的缺点．对一些典型低密度校验码的短环数量统计结果表明这种算法的正确性．     

LDPC码的快速编码研究

根据LDPC码在删除信道下的译码算法重新阐述了基于稀疏校验矩阵码的快速编码方法,同时指出了Tornado码和RA码能够达到线性编码的原因．文中通过对快速编码的实现进行分析,提出了两种能够达到线性复杂度编码的码构造方法,仿真结果表明,采用这些方法构造的LDPC码在AWGN信道下的纠错性能不差于随机构造的LDPC码．     

多元LDPC码的动态扩展最小和译码算法

多元LDPC码采用扩展最小和(EMS)算法进行译码时,若消息向量长度取值过小,则性能相对其采用多元和积算法(QSPA)有很大损失．针对该问题,提出了一种动态扩展最小和(D-EMS)译码算法．首先,基于Monte Carlo方法研究了消息向量中有效似然值在各GF(q)符号间的分布,得出随着译码迭代次数的增加,有效似然值逐渐集中于少部分符号．因此,D-EMS译码算法先将消息向量长度设为n_m1,一定迭代次数后再将其截短为n_m2,这样译码复杂度可得到有效降低．同时,为了降低译码器实数比较运算复杂度,D-EMS算法校验节点基本步骤采用检泡(BC)算法．复杂度分析和仿真结果表明,在合理的参数设置下,D-EMS算法在有效降低EMS算法译码复杂度的同时,其性能在AWGN和Rayleigh衰落信道下均逼近相应EMS算法,因此可有效应用于基于多元LDPC码的实际通信系统．     

采用EMS算法的多元LDPC译码器的FPGA实现

针对多元低密度奇偶校验码(LDPC)译码器的资源消耗过大问题,设计了一种采用扩展最小和算法的低资源需求的多元LDPC译码器.采用以块为单位对信息进行迭代更新和Flooding传递调度策略的结构.为降低译码器的存储资源和逻辑资源,首先减小传递信息的深度,将变量节点更新和校验节点更新进行联合设计.同时,利用迭代时间差对变量节点更新和校验节点信息所需的资源进行复用.在具体实现中,对一个GF(64)域上码长为1044bit的非规则多元LDPC码,采用Xilinx公司XC4VLX60的现场可编程逻辑门阵列(FPGA)芯片设计了译码器.与现有文献相比,所提出的译码器结构可节约54%的存储资源和逻辑资源,且提高了译码速度和吞吐量.     

一种简化的GF(q)-LDPC码译码算法

提出一种简单高效的GF(q)-LDPC码译码算法,将对数似然比和积译码算法中的雅可比对数利用一阶泰勒级数近似,从而降低译码时校验点计算的复杂度.与目前广泛应用的Offset min-sum算法相比较,在BER为10-4处性能有0.2 dB左右的提升,并且本算法中的参数设计独立于有限域的阶数.     

IEEE802.16e中的LDPC码分析

IEEE802.16e协议相对于IEEE802.16d协议,增强了对终端移动特性的支持。同时,在编码部分,增加了对低密度奇偶校验(LDPC)码的支持。LDPC码是一种逼近香农极限的线性分组码,译码复杂度较低。编码方面,IEEE802.16e协议中给出了一种具有准循环特性的监督矩阵,大大降低了编码的复杂度。本文将主要介绍协议中的LDPC码的编码过程和一种简单的Min-Sum迭代译码算法。     

面向光传输网的Polar-LDGM码方案

针对光传输网（OTN）对纠错码低实现复杂度、逼近香农限性能和无错误平层的要求,提出了一种基于Polar码和低密度生成矩阵（LDGM）码的低复杂度高速级联码方案。首先针对级联模型阐述了Polar-LDGM码的编码设计方案,并分析了编码复杂度。然后基于两种码的结构特点,给出了基于置信传播（BP）算法的级联解码算法。通过合理利用高斯逼近（GA）法推导解码算法中传递消息的均值,能够准确地预测出Polar-LDGM码的理论错误概率。仿真结果表明,Polar-LDGM码满足在OTN中应用的要求。     

一种适于实时语音纠错编码的LDPC码

设计了一种适于对声码器输出码流进行前向纠错编码的半规则化低密度奇偶校验码（LD-PC码）。该低密度奇偶校验码具有编、译码简单,存储量少,易于硬件实现等特点。同时对汉明码、卷积码、低密度奇偶校验码在AWGN信道下的传输性能进行了仿真比较。结果表明,长度适合的LDPC码误码性能超过汉明码、卷积码。     

快速傅立叶变换在多进制LDPC码译码中的应用

快速傅立叶变换的引入使得多元LDPC(低密度奇偶校验)码的译码复杂度大大降低。然而,其内在原理却并没有得到很好的解释。基于两个独立随机变量和的概率质量函数计算,本文对快速傅立叶变换在多元LDPC码译码中的应用给出了一种简单且清晰的解释。     

一种适用于ARQ系统的码率兼容IRA码

提出用不规则重复累积(IRA)码构造码率兼容码。该码由删除法和扩展法两种方法构造。扩展法由高码率IRA码为母码,以RA码为扩展子码,克服了删除法在删除率较高时性能下降的缺点。仿真结果表明,RC-IRA码在HARQ系统中的吞吐率接近码率兼容turbo码,但译码复杂度远远低于Turbo码。