基于条带式SAR与聚束式SAR内在联系的SAR成像研究

针对条带式合成孔径雷达（stripmap sar）与聚束式合成孔径雷达（spotlight sar）的方位向频谱结构,讨论了两种模式SAR之间的区别与联系,利用两者之间的内在联系,提出斜视条件下将条带式SAR数据分块,进行聚束式处理的方法,并对聚束式成像区域大小参数的选择进行了分析.对于相同尺寸的成像区域,对条带式SAR进行聚束式处理可以减小运算量.采用空间频率插值成像算法实现了条带式SAR与聚束式SAR成像算法上的统一,最后应用外场实测数据完成成像,成像结果证实了理论分析的正确性.     

高效机载SAR实时成像处理系统设计

针对实际中机载SAR成像的运动误差问题,提出基于子孔径分割的高效机载SAR运动补偿算法,其中成像采用线频调变标(Chirp Scaling,CS)算法。同时设计基于FPGA+DSP的实时信号处理系统,并通过合理的数据流控制,运算资源分配和任务分配,将实时成像算法高效可靠地映射到实时信号处理器内。仿真和外场成像实验都验证了该SAR实时成像处理算法和系统的有效性及可靠性。     

星载聚束式SAR子孔径成像处理方法

该文分析了星载聚束式SAR的信号特性。在分析比较几种常见聚束式SAR成像算法的基础上,引入适用于星载聚束式SAR成像的改进chirp scaling算法。为解决高分辨率星载聚束式SAR具有的脉冲重复频率(PRF)过高,多普勒带宽中心频率时变性等问题,深入分析了采用子孔径方法的必要性及其实现方法,并将子孔径方法结合到chirp scaling算法中。最后,通过计算机仿真,验证了该算法适用于高分辨率星载聚束式SAR成像处理。     

基于FPGA实现实时SAR成像系统设计

根据合成孔径雷达(SAR)成像基本原理,结合当前基于现场可编程门阵列(FPGA)实现数字信号处理的能力,本文对SAR成像系统的FPGA实现方法做了深入探究.该系统设计将SAR成像算法映射到FPGA中进行实现,结合重新时序分布、展开与合并等算法实现技术,同时注重流水线、并行处理等基本设计技巧,极大地提高了SAR成像系统的运算精度和运算速度.通过仿真验证,设计的系统具有实时高性能的特点,可以很好地满足空载实时SAR成像要求.     

基于最小熵准则的弹载SAR成像算法

针对空对舰导弹的工作特点,研究了一种将自聚焦技术用于弹载合成孔径制导雷达成像的改进算法.弹载SAR录取数据的模式是聚束式,且斜视角较大.在各种聚束式SAR成像算法中,由于对距离迁移的补偿性能欠佳,使图像质量难以保证.本文以距离多普勒(RD)算法为例,利用基于最小熵准则的SAR图像自聚焦算法完成相位误差校正,改善聚焦质量以提高打击精度.仿真结果证明了该方法的有效性.     

基于最小熵准则的弹载SAR成像算法

针对空对舰导弹的工作特点,研究了一种将自聚焦技术用于弹载合成孔径制导雷达成像的改进算法.弹载SAR录取数据的模式是聚束式,且斜视角较大.在各种聚束式SAR成像算法中,由于对距离迁移的补偿性能欠佳,使图像质量难以保证.本文以距离多普勒(RD)算法为例,利用基于最小熵准则的SAR图像自聚焦算法完成相位误差校正,改善聚焦质量以提高打击精度.仿真结果证明了该方法的有效性.     

高分辨率星载聚束式SAR的 Deramp Chirp Scaling成像算法

基于两步处理算法和Chirp Scaling算法,提出一种适用于高分辨星载聚束式合成孔径雷达(SAR)的Deramp Chirp Scaling(DCS)算法.该算法结合了谱分析(SPECAN)算法和Chirp Scaling算法的优点,算法先采用具有固定多普勒调频率的deramp处理实现方位的粗聚焦,消除了星载聚束式SAR特有的方位频谱混迭现象,然后应用Chirp Scaling原理实现距离的精确聚焦,并补偿deramp处理引起的方位相位误差,实现方位精聚焦.基于斜视等效距离模型,该模型更好地拟合了星载聚束式SAR的空间几何关系,推导了DCS算法,给出了实现步骤,整个算法无需任何插值操作,只需复乘和FFT即可完成.该算法适用于宽测绘带高分辨率星载聚束式SAR的精确成像处理.最后,通过计算机仿真,验证了算法的有效性.     

基于子孔径方法的机载SAR实时处理

分析了SAR成像过程中方位压缩的机理,提出了基于方位子孔径处理的机载SAR实时成像算法。该算法将方位压缩过程划分为多个方位子孔径的压缩,然后通过子孔径压缩结果的合成以完成方位压缩,整个过程基于快速傅里叶变换通过串行流水的方式实现。实录数据的成像实验表明,该算法能有效地克服实时成像中长合成孔径带来的困难,获得比较满意的成像质量。     

一种基于SPECAN卷积的聚束式SAR宽场景高分辨成像算法

针对聚束式SAR成像,提出了一种基于谱分析（SPECAN）卷积的宽场景高分辨成像算法。该算法主要利用SPECAN卷积对回波方位实现了多普勒去模糊,推导二次相位补偿项,可实现信号支撑区相干性恢复。利用SPECAN卷积和相位补偿实现了信号二维频谱解模糊,同时保持了相位规律,所以可利用高精度的距离徙动算法（RMA）实现高分辨聚焦。区别于传统的聚束式SAR成像算法,基于SPECAN卷积的算法不引入近似,可应用于大场景高分辨聚柬成像。仿真试验验证了该方法的有效性和优越性。     

三种聚束式SAR成像算法比较

首先建立了聚束式SAR成像的信号模型，阐述了聚束式SAR成像的基本原理。然后重点对三种聚束式SAR成像算法进行了讨论与比较，包括极坐标格式（PF）算法、线性一调频测绘（CS）算法和距离走动（RM）算法。最后给出了仿真实验及结论。     

基于多FPGA的SAR成像信号处理机设计

文中针对FPGA在数字信号处理领域中一些区别于DSP的优点,以及SAR信号仿真与处理的大运算量、高数据通信量和实时性对成像处理机的可靠性和稳定性等特点,设计开发了一种基于多FPGA的SAR成像信号处理机。详细介绍了系统结构、数据通信方式以及FPGA配置等关键问题。     

基于FPGA的星载SAR成像信号处理技术

通过现场可编程门阵列(FPGA)设计并实现星载合成孔径雷达(SAR)成像处理,能够完成对多种模式星载SAR回波数据的高速处理。该文搭建的成像处理系统以子孔径极坐标格式算法(PFA)为核心,首先,在精确的多普勒中心频率估计基础上,采用基于尺度变换原理的距离向处理(PCS)与方位向高精度sinc插值级联的算法处理流程实现子孔径数据域重采样,极大地提升了处理精度与运算效率;然后,对各子孔径图像进行辐射校正消除扇贝效应,并采用加权平均算法获得了全孔径拼接图像;最后,基于Sentinel-1卫星实测数据对本系统进行了验证和分析,在系统工作频率200 MHz情况下,能够在5.92 s内实现8 192×8 192像素点的32位单精度浮点成像处理,实测数据成像结果验证了该系统的有效性,从而为实时处理奠定了技术基础。     

FPGA在实时图像预处理中的应用

实时图像处理通常需要巨大的数据吞吐量和运算量。因此专用的硬件或者多重处理技术的并行处理很必要。描述了一个基于现场可编程门阵列(FPGA)的灵活的可编程图像处理系统。FPGA特有的逻辑结构单元对实现实时图像处理来说有着先天的优势。在此,我们提出一个通用的实时图像处理模型,并在FPGA上实现了中值滤波算法,从而对采集的实时图像作预处理。     

聚束SAR的快速卷积反投影成像算法

本文对应用于聚束SAR成像的卷积反投影(CBP)算法进行了详细研究,采用子孔径处理的方法,使得这种算法的计算量得到明显的降低.同时,对计算过程的分析表明CBP算法中所涉及的数量巨大的乘法运算可以用加法运算代替,加法操作又可以简单有效地利用可编程逻辑器件进行并行处理.通过上述改进,CBP算法成像处理在计算量降低的同时,硬件结构也得到了很大的简化.论文同时给出了大前斜视角情况下的处理方法、点目标仿真和利用快速CBP算法对E-SAR原始数据的成像结果.     

一种SAR两维自聚焦算法的FPGA实现

为实时完成合成孔径雷达(SAR)散焦图像的自聚焦,该文提出了一种能够校正残留距离徙动并且适用于空变误差场景的2维自聚焦处理方案。该方案首先利用2维自聚焦算法同时校正残留距离徙动和粗略补偿相位误差,然后进行分块PGA校正空变误差。文中详细阐述了该方案的FPGA设计过程,并对资源占用、运算速度、精度和聚焦效果进行了分析。当FPGA工作在200 MHz时,系统可在5.7 s内完成了8K8K点单精度复图像的自聚焦处理。实测数据处理结果充分验证了该系统的实时性和有效性。      

高速超分辨率图像处理系统

为了对遥感图像进行实时脱机的超分辨率增强处理,设计了一种基于现场可编程逻辑门阵列(FPGA)和数字信号处理器(DSP)的超分辨率图像处理系统,系统在视频预处理部分利用FPGA来实现对视频的降采样处理,在超分辨率处理部分分别用FPGA和DSP来完成对视频源的两种经典超分辨率算法的硬件实现.达到了对视频图像进行高速实时超分辨率处理的目的.     

FPGA based multi-channel variable-length FFT implementation

High-speed real-time digital frequency analysis is one major field of Fast Fourier Transform (FFT) application, such as Synthetic Aperture Radar(SAR) processing and medical imaging. In SAR processing, the image size could be 4 k×4 k in normal and it has become larger over the years. In the view of real-time, extensibility and reusable characteristics, an Field Programmable Gate Array(FPGA) based multi-channel variable-length FFT architecture which adopts radix-2 butterfly algorithm is proposed in this paper. The hardware implementation of FFT is partially reconfigurable architecture. Firstly, the proposed architecture in the paper has flexibility in terms of chip area, speed, resource utilization and power consumption. Secondly, the proposed architecture combines serial and parallel methods in its butterfly computations. Furthermore, on system-level issue, the proposed architecture takes advantage of state processing in serial mode and data processing in parallel mode. In case of sufficient FPGA resources, state processing of serial mode mentioned above is converted to pipeline mode. State processing of pipeline mode achieves high throughput.     

按频率抽取的基4FFT算法在FPGA中实现

雷达成像的数据处理运算量非常巨大，要达到准实时甚至全实时的成像处理速度，就需要高性能的处理设备。结合自己的工程实践，介绍了按频率抽取的基4 FFT算法在FPGA器件中的实现。基于高速FPGA的SAR实时信号处理机是该系统的核心部分，这方面的研究国内才刚刚起步，该文的工作对SAR雷达系统的硬件实现具有重要意义，为SAR实时成像处理提供了一条有效途径，具有良好的应用前景，此技术的实现在实时信号处理领域也具有重要意义。     

基于DSP和FPGA的通用图像处理平台设计

设计一种基于DSP和FPGA架构的通用图像处理平台,运用FPGA实现微处理器接口设计,并对图像数据进行简单预处理,利用DSP进行复杂图像处理算法和逻辑控制,实现图像数据的高速传输与实时处理。系统可应用于贴片机芯片检测中,并进行性能评估实验。实验表明该系统满足实时性和功耗的设计需求,易于维护和升级,具备较强的通用性。     

高速多通道CCD图像数据处理与传输系统设计

针对航天光学遥感成像系统输出通道多、输出速率高的特点,提出一种高速、多通道CCD图像数据并行处理与传输系统的设计方案.该方案以FPGA为数据处理和控制核心,采用基于FPGA区域并行处理的数据处理方法,运用FPGA内部块RAM构建高速多通道CCD图像的缓冲区,在存取控制上采取区域缓存和时分复用的策略完成对高速多通道CCD...