高速超分辨率图像处理系统

为了对遥感图像进行实时脱机的超分辨率增强处理,设计了一种基于现场可编程逻辑门阵列(FPGA)和数字信号处理器(DSP)的超分辨率图像处理系统,系统在视频预处理部分利用FPGA来实现对视频的降采样处理,在超分辨率处理部分分别用FPGA和DSP来完成对视频源的两种经典超分辨率算法的硬件实现.达到了对视频图像进行高速实时超分辨率处理的目的.     

一个嵌入式积相关电路的设计与实现

在嵌入式系统小型化和高速化的要求趋势下，实时图像处理系统中用通用DSP或专用集成电路来实现算法的计算和控制有一定的不足。文章讨论了一个以通用DSP和FPGA构成的实时图像处理系统的设计方法，最后对某一具体实时图象处理系统设计方案做了阐述。     

基于FPGA的结构光图像中心线提取

在线结构光视觉三维测量系统中,为了实现对结构光图像线条纹中心的实时高精度提取,本文采用了极值法、阈值法和灰度重心法相结合的中心线提取方法。利用现场可编程门阵列器件(FPGA)的流水线技术以及并行技术的硬件设计来完成运算,保证了光条纹中心点的实时准确提取。实验表明采用FPGA 实现图像处理的专用算法能满足图像数据进行实时准确提取的要求。本文网络版地址：http：//www.eepw.com.cn/article/274762. htm     

FPGA在边缘检测中的应用

主要探讨FPGA在边缘检测中的运用,分析两种不同边缘检测算子对图像处理的效果。由于FPGA算法硬件处理速度快、可编程、可重配置等特性,使其在图像处理方面占有很大的优势。为此文章提出了运用FPGA实现边缘检测的方法,并且根据FPGA的并行流水线性,对Sobel、Prewitt边缘检测算子分别进行了FPGA设计与实现以及仿真,并且对两种边缘检测算子对图像处理的效果进行了比较。通过仿真分析得出,Sobel和Prewitt边缘检测算子都有平滑噪声的作用,Sobel边缘检测算子可以提供较为准确的边缘方向信息,Prewitt边缘检测算子,其边缘性较Sobel边缘检测算子完整,但它们的边缘定位精度有待提高,仿真中通过改变程序中的阈值可以得到不同的处理效果,这也是利用FPGA的优点,方便容易、速度也得到了提高,并且可编程、可重配置,使得FPGA在数字图像处理方面显得非常优越。     

基于FPGA的Sobel算子并行计算研究

由于在实时图像处理中常用Sobel算子对图像边缘进行增强，如何提高处理速度成为问题的关键。采用纯软件的方法或普通结构的硬件电路难以满足实时要求，鉴于近年来FPGA芯片的迅速发展以及其良好的可编程结构，为实现Sobel算子的快速计算提供了硬件保证。提出了一种Sobel算子的并行处理结构，提高了处理速度，并给出了基于FPGA的实现方法。进行了理论分析及仿真实验，证明了该方法的正确性和可行性。由于采用并行结构，使处理速度大为提高，满足了实际任务的要求。     

声象理论与技术

0612182 高速超分辨率图像处理系统[刊,中]／李伟／／电子科技．-2006,(1)．-20-24(D) 为了对遥感图像进行实时脱机的超分辨率增强处理,设计了一种基于现场可编程逻辑门阵列(FPGA)和数字信号处理器(DSP)的超分辨率图像处理系统,系     

基于DSP和FPGA的高速图像压缩系统设计

设计了一种以DSP(数字信号处理器)和FPGA(现场可编程门阵列)为核心的图像压缩系统.在处理速度上具有一定优势,能够完成基于DWT(离散小波变换)和EBCOT(优化截取的嵌入式块编码)图像压缩算法的实时图像压缩,且系统具有可重构性,能够容易地用来实现其他的图像处理算法.     

FPGA与DSP在二维FFT变换应用中的对比研究

二维FFT变换是实时图像处理中最常用的算法,对它的计算机实现有很多研究。在此采用VHDL语言在FP-GA上实现了二维FFT算法,同时采用C语言在DSP上实现了相同的算法。通过实验结果对比分析,对两种平台做比较,从而了解实时图像处理在2种不同平台上的效率。实验结果分析表明,FPGA在执行时间、功耗和资源消耗方面优于传统的DSP,但DSP的开发周期和开发难度远远小于FPGA。     

多尺度Harris角点检测的FPGA实现

针对实时图像处理的要求,提出了一种利用FPGA实现多尺度Harris角点提取的方法。通过简化高斯函数,实现了基于FPGA的尺度空间构建。分析了多尺度Harris角点检测算法,改进了响应值计算函数,通过改进算法步骤,在FPGA上并行搜索位置、尺度空间响应值的极大值,进一步提高了多尺度Harris角点检测的速度。硬件处理速度显示,设计适用于实时性要求高的图像处理领域。     

实时视频信号的Sobel边缘检测的FPGA实现

在实时视频信号处理中,由于边缘检测等图像处理算法的数据量大,系统采用FPGA+DSP的图像处理方案。利用FPGA可对数据并行处理的特点,在FPGA中实现数据量大、处理速度要求高,但算法结构简单的低层处理算法。文中介绍了在FPGA中实现Sobel边缘检测算法的方法,并提出了自适应阈值的处理方案。实验结果证明,FPGA能够对实时视频信号完成Sobel边缘检测,且自适应阈值模块保证了系统在环境亮度变化的情况下,得到良好的边缘检测效果。     

A programmable image processing system using FPGAs

Real-time image processing usually requires an enormous throughput rate and a huge number of operations. Parallel processing, in the form of specialized hardware, or multiprocessing are therefore indispensable. This piper describes a flexible programmable image processing system using the field programmable gate array (FPGA). The logic cell nature of currently available FPGA is most suitable for performing real-time bit-level image processing operations using the bit-level systolic concept. Here, we propose a novel architecture, the programmable image processing system (PIPS), for the integration of these programmable hardware and digital signal processors (DSPs) to handle the bit-level as well as the arithmetic operations found in many image processing applications. The versatility of the system is demonstrated by the implementation of a 1-D median filter.     

基于TMS320C6203 DSP的实时红外图像处理系统

遵从模块化设计思想，提出了以11公司的高性能数字信号处理器TMS320C6203为核心器件的实时红外图像处理系统的设计方案，结合大规模可编程逻辑阵列CPLD进行逻辑控制和现场可编程门阵列FPGA对采集的红外图像进行预处理，完成对图像的实时采集和图像目标的实时处理。     

基于FPGA的实时幸运区域融合算法

大气湍流对光学目标图像的分辨率会产生随机性 的影响。幸运区域融合(lucky-region fusion,LRF)是一 种针对受大气湍流影响图像序列的图像合成技术,通过在一系列短曝光图像中选取具有高分 辨率的区域进行融合,从而获得一张清晰的图像。LRF 算法在台式计算机上实现比较简单, 但这是事后处理的方法,没有实时性。描述一种针对灰度图像流实时地进行提取、分区处理 和合成的LRF算法及其系统实现技术。根据现场可编程门阵列(field programmable gate array,FPGA)数字信号处理的特点 , 提出了一种适合于FPGA处理的实时LRF算法。用硬件描述语言对该算法进行逻辑设计,将 其嵌入到一个中小规模的FPGA上,从而构成一个纯硬件的紧凑的LRF处理系统。通过模拟 的序列图像和在实验室实际拍摄了短曝光序列图像,对该系统进行了测试。实验结果表明, 所提出的实时LRF算法可行,所实现的FPGA系统可以实现输入灰度图像序列的实时动态幸 运区域融合,并最终获得高分辨率的融合图像。     

基于FPGA实时红外图像自适应线性增强算法的实现

提出了灰度直方图统计方法,利用FPGA完成一帧图像直方图统计并且采用自适应线性增强算法完成对下一帧图像数据的转换.针对实时处理的要求, 应用现场可编程门阵列(FPGA) 构造高速图像处理器, 完成红外跟踪图像预处理的实时计算.经现场调试,代码简单,占用FPGA系统资源少,可以完成实时数据转换,结果证明是可行的.     

基于FPGA和DSP的高速图像处理系统

为了提高图像处理系统的高性能和低功耗,提出了一种基于FPGA和DSP协同作业的高速图像处理嵌入式系统,其中DSP为主处理器,负责图像处理,而FPGA为协处理器,负责系统的所有数字逻辑。整个系统中FPGA和DSP的工作之间形成流水,同时借助于单片双口RAM(CY7C025AV-15AI)完成两者的通信,比使用单片DSP建立的处理系统性能提高25%左右。该系统具有可重构性,方便其他的算法于该系统上实现。     

高速多通道CCD图像数据处理与传输系统设计

针对航天光学遥感成像系统输出通道多、输出速率高的特点,提出一种高速、多通道CCD图像数据并行处理与传输系统的设计方案.该方案以FPGA为数据处理和控制核心,采用基于FPGA区域并行处理的数据处理方法,运用FPGA内部块RAM构建高速多通道CCD图像的缓冲区,在存取控制上采取区域缓存和时分复用的策略完成对高速多通道CCD...     

基于多DSP与FPGA的实时图像处理系统设计

为解决高速数字图像处理系统和实时性相冲突的要求,设计了以多DSP（数字信号处理器TMS320C6416）和现场可编程门阵列（FPGA）相结合的实时图像处理系统。重点介绍了该系统的硬件资源选择、基本组成、工作原理、电源设计、DSP引导方式以及软件设计等,通过对每秒25帧14位640×512像素的数字图像处理结果表明,该系...     

Unsupervised image thresholding: hardware architecture and its usage for FPGA-SoC platform

ABSTRACT

Otsu’s global automatic image thresholding operation is used in various image processing applications. It needs computation of normalized cumulative histogram, mean and cumulative moments that are compute-intensive operations. In this paper, a custom architecture is presented for an efficient computation of Otsu’s algorithm along with its utilization as an intellectual property (IP) core in a field programmable gate array (FPGA) based system-on-chip (SoC) environment for the application of connected component analysis (CCA). A self-normalization technique is employed, where single-cycle, read–modify–write operations are performed with block random access memories (BRAMs) and digital signal processing (DSP)slices. The architecture is designed for 640 × 480 size of images that are captured by a high-resolution analouge camera and buffered in a DDR2 SDRAM of Xilinx ML-507 platform at 25.175 MHz clock frequency. The embedded PowerPC processor core is used to control the frame acquisition process. Experimental results on Virtex-5 xc5vfx70t FPGA device show that the architecture utilizes 1.4% slices, 2.7% BRAMs and 3.9% DSP48E slices. The total power consumption of the design is 1440.59 mW. The proposed architecture as an IP core is able to work in real-time with standard VGA resolution video and requires low computational resources.     

RAPID PROTOTYPING - Framework for FPGA-based discrete biorthogonal wavelet transforms implementation

The discrete wavelet transform has taken its place at the forefront of research for the development of signal and image processing applications. These wavelet-based approaches have outperformed existing strategies in many areas including telecommunication, numerical analysis and, most notably, image/video compression. The authors present an investigation into the design and implementation of 1-D and 2-D discrete biorthogonal wavelet transforms (DBWTs) using a field programmable gate array (FPGA)-based rapid prototyping environment. The proposed architectures for DBWTs are scalable, modular and have less area and time complexity when compared with existing structures. FPGA implementation results based on a Xilinx Virtex-2000E device have shown that the proposed system provides an efficient solution for the processing of DBWTs in real-time