一种应用于10 MHz 8位SAR ADC的分段式DAC电路设计

为了实现8位高性能的SAR ADC,设计了一种应用于8位SAR ADC的分段式结构DAC电路。采用二进制电容阵列,减小电容取值范围,有效提高精度,同时加快电容充放电速度,有效降低功耗,减小面积和成本。采用SMIC 65 nm CMOS工艺,工作于1.2 V电源电压,10 MHz采样频率,使用Cadence公司Spectre系列软件对设计的电路进行仿真。仿真结果显示,该分段式DAC电路可以有效实现8位数模转换,已成功应用于8位SAR ADC。     

一种改进的流水线ADC开关电容电路

为降低流水线模数转换器(ADC)中跨导运算放大器(OTA)设计要求,在分析已有开关电容电路(SC)误差消除技术和流水线ADC误差源的基础上,提出一种改进的流水线ADC开关电容电路及与其匹配的OTA设计方案.采用交又差分结构,对虚地电容进行了修正,并将电容失配参数在系统传输函数中消去,使开关电容电路对OTA的增益误差要求降低,并使其瞬态功耗下降.采用CMOS 0.18üm工艺设计了一个分辨率为8位、取样速率200 MHz的ADC作为验证原型,仿真结果表明,该优化结构符合ADC电路高速低功耗要求,可作为信号前端处理模块应用到模数转换电路中.     

一种用于14 bit SAR ADC的数字自校准算法

为了实现高精度14bit的逐次逼近型SAR(Successive Approximation)模数转换器ADC,提出一种数字自校准算法。该算法通过切换两种电容阵列的工作状态,得到电容之间的失配误差,并在ADC正常工作时,将得到的电容误差加载到电路中达到在转换过程消除失配的目的。最后对一个失配误差为0.5%的14bit的SARADC系统模型进行参数仿真,结果验证了本数字校准算法的正确性和有效性。     

基于LabVIEW的湿敏电容测试系统研究

本文研究的湿敏电容测试系统是用虚拟仪器技术组建的,将LabVIEW应用到湿敏电容测试系统中,实现对测试数据的采集、分析处理及显示。设计了通过串口方式对仪器进行控制、数据采集及对湿敏电容进行分选的方法。应用LabVIEW软件的测试系统能解决人员、时间、精度和稳定性等诸多问题,使工作人员能够通过电脑屏幕直观的看到测试结果,并将结果储存到电脑中自动分析。     

利于集成且对杂散电容抑制性极佳的开关电容型滤波器

采用单位缓冲器设计对杂散电容不灵敏的开关电容(SC)频率相关负电阻(FDNR)元件,利用该元件对椭圆函数式LC低通滤波器进行SC模拟。为了获得电容最佳值,提出了一种简单的最优化方法;并采用寄生电阻预畸变与SC负电阻相结合的办法,设计的SC滤波器对杂散电容不灵敏,且电路简单。采用分立元件制作了一个五阶椭圆低通SC-FDNR滤波器,实验结果表明该方法实用可行,效果明显。     

一种微力测量系统的实现方法与实验验证

介绍了一种微力测量系统的设计和制造方法.运用Maxwell对静电复现装置进行仿真分析,得出不同因素的影响大小并作为设计依据.对刀口进行了校核,验证了装置的理论可行性.基于电容数字转换器AD7747设计并制造出电容测量系统,在标定后进行了电容梯度测量实验.实验结果表明所设计的系统达到了设计预期.     

耦合式电容引信探测灵敏度仿真

灵敏度是提高电容引信探测距离的一个重要方面。耦合式电容引信探测电极结构复杂,对此,推导耦合式电容引信探测器灵敏度的简化模型,利用多导体系统电容理论和电荷镜像法建立了三电极对地电容方程。并对耦合式电容引信的电极结构与探测灵敏度的关系进行仿真分析,研究电极提高探测灵敏度的一般设计思路。     

电容式微加速度计的研制

以一个电容式微加速度计为设计实例来介绍了基于IP库MEMS设计的流程,其中主要包括四个部分:原理分析,结构设计,工艺流程和版图设计,封装及电路测试。首先根据需求设计出加速度计的基本结构;然后对该结构进行工艺流程和版图的设计;并利用虚拟工艺来进行仿真和可加工性验证;得到的三维结构通过接口导出到FEM中进行数值分析;接着将数值分析的结果进行基于FEM的运动学建模;求解得到的运动规律,以宏模型的形式存入IP库中;与此同时,利用虚拟运行进行可视化行为级的仿真。     

一种基于伪C-2C混合结构DAC的低功耗SAR型ADC

针对传统SAR ADC电容面积大、功耗高的问题,提出一种基于伪C-2C混合结构DAC的10位低功耗SAR ADC。设计基于SMIC 0.18μm CMOS工艺,采用伪C-2C与权重电容混合结构来降低整个DAC所需的单位电容数和ADC的功耗;使用一种新型的单边开关切换策略来降低DAC的非线性,进一步降低功耗。以栅压自举开关作为采样开关来提高电路线性度;通过无预放大动态比较器保持ADC的静态功耗为零,并对传统的动态比较器进行优化,使其在无预放大的情况下具有较小的输入噪声。采用异步时序逻辑使ADC在低功耗的同时保持较高的转换速率。电路在Cadence平台进行仿真验证,仿真结果表明,DAC电容阵列线性度及比较器精度符合ADC应用需求,整体电路实现逐次逼近功能,在7.7MS/s的采样速率下,平均功耗仅为96μW。     

阵列式电极电容传感器的研究

介绍一种能同时检测多相界面位置的单板阵列式电极电容传感器.重点介绍了利用计算机对阵列式电极电容传感器进行仿真分析,从而取得优化设计的结果.文末给出实验结果,该结果与理论分析吻合.     

基于Catalyst-200的串行DAC静态参数测试研究

文章基于大规模数模混合测试设备Catalyst-200,采用最佳拟合直线法,对串行数模转换器的测试方法进行研究,并以AD5317为例,进行其静态参数差分非线性和积分非线性的测试,通过合理设计数字pattern控制串行模数转换器的控制字和数据输入,同时对转换控制信号进行时序分析,最终得到相应的测试曲线和测试值,证明了测试方法的正确性。文章的研究成果为开展其它串行数模混合信号集成电路的测试研究奠定了基础。     

单极性DAC双极性输出的规范连接与调试

研究了7种用单极性DAC进行双极性D/A转换的电路.在标准单双转换电路中,增加一个调平衡电位器,可以更方便电路的调试,给出了调试的6个步骤和C语言调试程序.     

基于PC机的函数发生器设计与实现

在了解DAC0832芯片的基础上,实现数字到模拟量的转换,通过对8255A的内部构造、控制字、方式字的设置以及如何将开关置入的数字信号传输到DAC0832进行数模转换,最终达到能输出正弦波、三角波、锯齿波、脉冲波,根据开关输入情况进行波形切换,实现用户操作的随意性。     

一种被动矩阵OLED的混合控制驱动方法

本文介绍一种用于实现被动有机发光二极管矩阵(PM-OLED)高灰度显示的混合驱动方法.该方法基于电流型数模转换器和时空数字调制方法的混合驱动来实现整体屏幕的显示驱动.在该方法中,显示数据的低灰度权值由数模转换器完成调制,同时显示数据的高灰度权值由时空数字调制方法进行调制.该方法应用于128×128彩色PM-OLED可以驱动512级灰度显示.     

宽基准电压范围D/A转换芯片MAX514及其应用

本文介绍了一种有12位精度、串行接口的四路D/A转换器MAX514,并介绍了其在麦克尔逊相移干涉测量相移器压电陶瓷驱动电源设计中的应用。     

10‐bit source driver with resistor‐resistor‐string digital‐to‐analog converter

Abstract— A 10‐bit gray‐scale source driver using a resistor‐resistor‐string digital‐to‐analog converter (RR‐DAC) is proposed for a TFT‐LCD source driver. The 10‐bit RR‐DAC consists of an 8‐bit resistor‐string DAC and a two‐bit resistor‐string DAC without an intermediate unity‐gain buffer to isolate the parallel‐connected resistor string. The output deviation of the proposed source driver is less than ±3 mV. The chip area of the proposed 10‐bit source driver with an RR‐DAC is increased to 29% of that of an 8‐bit source driver.     

基于ARM9的嵌入式pH值测控系统设计

本文介绍了一种基于ARM9微处理器S3C2410A的嵌入式pH值测控系统,包括S3C2410A自带的A/D转换器ADC,D/A转换芯片DAC8420等接口芯片的软硬件设计。利用微处理器S3C2410A丰富的I/O接口,通过74LS245电平转换芯片,解决了S3C2410A嵌入式处理器I/O接口输出电平与外设驱动电平不匹配的问题。     

混合动力汽车数模转换系统的设计与实现

采用TMS320C2812DSP芯片和数模转换芯片DAC7625，设计了混合动力汽车的数模转换系统。阐述了系统的构成原理，描述了硬件电路设计思路和软件调试流程。该系统已成功应用于开发的混合动力汽车上，并取得了良好效果。若对电路稍作修改，还可以应用于其它的数模转换系统。     

A small‐area and low‐power data driver IC using two‐stage DAC with a capacitor array for active matrix flat‐panel displays

A small‐area and low‐power data driver integrated circuit (IC) using a two‐stage digital‐to‐analog converter (DAC) with a capacitor array is proposed for active matrix flat‐panel displays. The proposed data driver IC employs a capacitor array in the two‐stage DAC so as to reduce the DAC area and eliminate the need for a resistor string, which has high‐power consumption. To verify the proposed two‐stage DAC, a 20‐channel data driver IC with the proposed 10‐bit two‐stage DAC was fabricated using a 0.18‐μm complementary metal–oxide–semiconductor process with 1.8 and 6 V complementary metal–oxide–semiconductor devices. The proposed 10‐bit two‐stage DAC occupies only 43.8% of the area of a conventional 10‐bit two‐stage DAC. The measurement results show that the differential nonlinearity and integral nonlinearity are +0.58/?0.52 least significant bit and +0.62/?0.59 least significant bit, respectively. The measured interchannel deviation of the voltage outputs is 8.8 mV, and the measured power consumption of the 20‐channel data driver IC is reduced to 7.1 mW, which is less than half of the power consumed by the conventional one.     

Digital‐to‐analog converter with gamma correction on glass substrate for TFT‐panel applications

Abstract— Low‐temperature polysilicon (LTPS) technology has a tendency towards integrating all circuits on glass substrate. However, the poly‐Si TFTs suffered poor uniformity with large variations in the device characteristics due to a narrow laser process window for producing large‐grained poly‐Si TFTs. The device variation is a serious problem for circuit realization on the LCD panel, so how to design reliable on‐panel circuits is a challenge for system‐on‐panel (SOP) applications. In this work, a 6‐bit R‐string digital‐to‐analog converter (DAC) with gamma correction on glass substrate for TFT‐panel applications is proposed. The proposed circuit, which is composed of a folded R‐string circuit, a segmented digital decoder, and reordering of the decoding circuit, has been designed and fabricated in a 3‐μm LTPS technology. The area of the new proposed DAC circuit is effectively reduced to about one‐sixth compared to that of the conventional circuit for the same LTPS process.