共查询到19条相似文献,搜索用时 218 毫秒
1.
本文介绍一种基于CPLD(复杂的可编程逻辑器件)和单片机的某设备控制与状态分机的硬件、软件设计。该系统采用Xilinx公司XC9500系列可编程逻辑器件设计单片机接口、显示和控制电路。简单叙述了使用VHDL硬件描述语言和Xilinx ISE9.1设计工具软件完成单片机接口、显示和控制电路的设计过程。CPLD器件和单片机相结合,可以优势互补,组成灵活的,软硬件都可现场编程的控制器,缩短开发周期,适应开发需求。 相似文献
2.
基于CPLD和SDRAM的视频多功能卡设计 总被引:1,自引:0,他引:1
介绍了一种口腔内窥器用视频多功能板的设计.该设计使用复杂可编程逻辑器件(CPLD)对同步动态随机存储器(SDRAM)进行读写控制,对经SAA7111解码后的数字视频进行存储和回放,并可对回放的图像进行放大、移动、同屏四分割显示等,输出VGA和复合视频. 相似文献
3.
4.
5.
在需要单片机参与大量实时数据处理的嵌入式系统中,为了节约单片机的资源和提高产品的灵活性,利用IspMACH 4000系列中LC4128V强大的在系统编程功能,在IspLEVER系列工具软件的强力支持下,提出基于Lattice公司的复杂可编程逻辑器件(Complex Programmable Logic Device,CPLD)LC4128V的键盘接口芯片设计.相对于专用的键盘接口芯片,该设计能够使嵌入式产品更具有灵活性.该键盘接口芯片的设计已应用于某实际的嵌入式产品中,并且收到了非常好的效果. 相似文献
6.
嵌入式邻域图像并行处理机的液晶显示系统设计 总被引:3,自引:3,他引:0
介绍了嵌入式邻域图像并行处理机(Neighborhood Image Parallel Computer,NIPC-3e)的液晶显示系统设计。该系统可以显示实景图像或者是经过邻域图像并行处理机处理后的结果图像。文章给出了一种基于FPGA、SRAM、CPLD和SDRAM的液晶显示控制设计方案,详细介绍了CPLD与NIPC-3e的接口设计、基于CPLD的LCD时序驱动设计和基于CPLD的SDRAM时序控制逻辑设计。该系统已成功地应用在NIPC-3e上,可以实现人脸检测和手势识别等功能。 相似文献
7.
基于MCU+CPLD的相位差和频率的测量方法研究及实现 总被引:2,自引:0,他引:2
介绍了一种基于复杂可编程逻辑器件CPLD与单片机的相位和频率测量方法,其中单片机完成控制和数据处理.给出了硬件原理图和CPLD设计核心模块,可有效提高测量精度和抗干扰能力. 相似文献
8.
基于CPLD技术的A/D转换器接口电路设计 总被引:1,自引:0,他引:1
设计了基于CPLD技术的A/D转换器AD574、LED与单片机的接口电路,并做出了相应的软件设计。CPLD的逻辑控制灵活性有利于系统的扩展和修改,在数据采集与控制系统中有广泛的应用前景。 相似文献
9.
10.
11.
12.
13.
针对SDRAM(Synchronous Dynamic Random Access Memory)在缓存图像数据时时序的控制比较复杂的问题,在研究SDRAM的特点和原理的基础上,提出了一种基于现场可编程逻辑器件FPGA(Field Programmable Gate Array)为核心的SDRAM控制器的设计方案。采用分模块的思想,把SDRAM的控制分成不同的功能模块,各模块之间通过信号状态线相互关联,并且相关模块利用状态机来控制整个时序的过程。另外,为了提高SDRAM的缓存速度,选择了SDRAM工作在页突发操作模式下,使SDRAM的读写速度有了大幅的提升。整个控制系统经过仿真和在线逻辑分析仪验证表明:控制器能准确地对SDRAM进行读写控制,稳定可靠,可应用于不同的高速缓存系统。 相似文献
14.
15.
16.
高速数据采集卡设计中需要大容量的存储单元,静态存储器无法满足容量要求,故选用同步动态存储器(SI)RAM)为该数据采集系统的存储单元。通过VIIDL语言描述电路,设计了基于CPL,D的SDRAM控制器,从而简化了主机对SDRAM的读写及其相关操作。SDRAM控制器设计采用自顶向下模块化的设计方法,共分为四个模块:SDRAM控制器顶层模块、控制接口模块、命令模块和数据通路模块,SDRAM控制器顶层模块初始化并把其余三个模块有机地结合起来。测试结果证明设计的SDRAM控制器成功地实现了对SDRAM的读写操作,地址、数据、控制信号时序匹配,满足了系统设计要求。 相似文献
17.
18.
基于USB的高清彩色CCD图像采集系统 总被引:1,自引:1,他引:0
提出一种基于USB的彩色CCD高清图像采集系统设计方案。图像数据的来源采用的是SONY公司的ICX205AK芯片,结合USB2.0接口,复杂可编程逻辑器件CPLD设计了一个高速的彩色CCD图像采集系统。文中详细阐述了系统内不同模块的硬件电路设计思路和软件运行流程。整个系统由电源系统、CCD传感器、A/D模数转换器、CPLD控制器、USB2.0高速接口、上位机控制程序等各个部分组成。本系统的硬件电路可以协调正常工作完成分辨率为140万的高清图像采集,最高采集帧率达7.5 frame/s。 相似文献