以混频器作为信号处理单􀀂 元的环振式压力传感器

提出了一种新的环振式数字压力传感器，它采用做在硅梁上的MOS环形振荡器作为敏感元件，两个反方向变化的环形振荡器的输出信号通过集成在片内的混频器实现频率相减，分析了环形振荡器的频率特性，以及环形振荡器的谐振频率和压力的关系，分析并设计了压力传感器的环形振荡器电路、混频器电路、物理结构以及制作工艺，并制作了样品，其灵敏度为1．52kHz／kPa。     

MOS环振式数字加速度传感器

提出了一种新的环振式数字加速度传感器,它采用做在硅梁上的MOS环形振荡器作为敏感元件,两个反方向变化的环振输出信号通过集成在片内的混频器实现频率相减.该传感器具有准数字输出、灵敏度高、温度系数低以及制作工艺简单等特点.分析了环形振荡器的频率特性,以及环形振荡器的谐振频率和加速度的关系,分析并设计了加速度传感器的环形振荡器电路、混频器电路、物理结构以及制作工艺,并制作了样品,其灵敏度为6 .91k Hz/g.     

MOS环振式数字加速度传感器

提出了一种新的环振式数字加速度传感器,它采用做在硅梁上的MOS环形振荡器作为敏感元件,两个反方向变化的环振输出信号通过集成在片内的混频器实现频率相减.该传感器具有准数字输出、灵敏度高、温度系数低以及制作工艺简单等特点.分析了环形振荡器的频率特性,以及环形振荡器的谐振频率和加速度的关系,分析并设计了加速度传感器的环形振荡器电路、混频器电路、物理结构以及制作工艺,并制作了样品,其灵敏度为6.91kHz/g.     

具有频率输出的硅压力传感器

本工作提出的具有频率输出的硅压力传感器是建立在CMOS环形振荡器基础上的,该环形振荡器是放置在传感器芯片的薄膜上的.由于压力压阻效应,施加的压力在薄膜上产生的机械应力改变了环形振荡器中MOSFET载流子的迁移率,从而MOSFET的漏电流及相应的环振频率成为压力的函数.     

一种基于电流舵逻辑的环形振荡器

文章分析了电流舵逻辑门的动/静态特性.为了比较电流舵环形振荡器和普通数字反相器环形振荡器,采用1.2 μm标准CMOS工艺,设计并制作了两种环形振荡器.仿真和试验结果表明,电流舵环形振荡器具有低噪声和频率不随电压变化的特点,但其功耗比较大,适合于噪声要求高而功耗要求不高的电路.     

一种低功耗环形振荡器的噪声分析与设计

介绍了一种采用CSMC 0.153 μm CMOS工艺制作的差分环形振荡器。分析了环形振荡器延时单元的选取和设计原理,以及输入差分对管跨导和负载电阻对环振相位噪声的贡献,得到负载为线性区偏置MOS管时低功耗低相位噪声环振的设计方法。在相位噪声变化较小时,采用电容阵列结构拓宽了环形振荡器频率的调谐范围。测试结果表明,该环形振荡器输出频率范围为513 MHz ~1.8 GHz;在振荡频率为1.57 GHz频偏1 MHz处,相位噪声为-84.11 dBc/Hz,功耗为3.88 mW。     

用两个晶振的频率差产生矩形波

图１所示的电路是用两个晶振频率差产生矩形波输出,此电路不需要计数器／分频器、只用两块集成电路。 图１中的ＮＡＮＤ门ＩＣ１构成两个晶体振荡器和一个混频器,混频器输出频率为ｆ１－ｆ２,是两个振荡器的频率差。信号缓冲后到包络检波器,抑制掉所有ＨＦ分量,给出差频输出脉冲。 用图中所示的元件,其检波器带宽高达１００ＫＨｚ（一个晶振频率为３ＭＨｚ）。用两个晶振的频率差产生矩形波     

一种用于CMOS图像传感器的锁相环设计

设计了一种用于CMOS图像传感器时钟产生的电荷泵锁相环(CPPLL)电路.基于0.18μm CMOS工艺,系统采用常规鉴频鉴相器、电流型电荷泵、二阶无源阻抗型低通滤波器、差分环形压控振荡器以及真单相时钟结构分频器与CMOS图像传感器片内集成.系统电路结构简洁实用、功耗低,满足CMOS图像传感器对锁相环低功耗、低噪声、输出频率高及稳定的要求.在输入参考频率为5 MHz时,压控振荡器(VOC)输出频率范围为40～217 MHz,系统锁定频率为160MHz,锁定时间为16.6μs,功耗为2.5 mW,环路带宽为567 kHz,相位裕度为57°,相位噪声为一105 dBc/Hz@1 MHz.     

一种应用于低噪声PLL的RF-VCO设计

在PLL电路设计中,压控振荡器设计是电路的关键模块,按类型又主要分为LC震荡器和环形振荡器两种,其性能直接决定了相位噪声、频率稳定度及覆盖范围。文章介绍了一款1.8 GHz的基于交叉耦合对LC结构的低噪声CMOS压控振荡器的设计,并对调谐范围、相位噪声以及电路起振条件等做了分析讨论。该设计采用0.18μm 6层金属CMOS工艺制造,模块面积为0.3 mm2,电路经过Cadence SpectreRF仿真,VCO的输出范围为1 594~2 023 MHz,中心频率1.8 GHz输出时相位噪声为-118 dBc/Hz@600 kHz,1.9 GHz输出时相位噪声为-121 dBc/Hz@600 kHz。结果表明该VCO设计达到了较宽的频率覆盖范围和较低的相位噪声,可以满足低噪声PLL的设计要求。     

适用于数字电源的新型温度自校准片上振荡器的设计

设计了一种应用于数字电源的新型温度自校准高精度片上振荡器。该振荡器利用片内集成的环形振荡器作为"温度传感器",环形振荡器的偏置电流设计成与热力学温度成正比,输出时钟信号频率对温度变化高度敏感,以此作为温度校准的参考信号,经过数字自校准算法产生控制RC振荡器充电电流大小的信号,校准RC振荡器输出时钟频率,从而完成片上实时温度自校准的功能。采用双比较器加SR触发器对称结构,降低比较器延迟误差。电路基于0.18μm BCD工艺模型,采用Cadence和Hspice进行仿真。仿真结果表明,在–55~+155℃温度范围内,振荡器输出中心频率为10.1 MHz,振荡器的频率随温度变化的偏移量在±0.6%以内。