共查询到20条相似文献,搜索用时 234 毫秒
1.
2.
3.
将硬件冗余、检错纠错和刷新技术相结合,设计了一种以龙芯1E处理器为核心且使用FLASH存储引导程序的新型容错星载计算机结构。在对存储器进行冗余备份的基础上,采用硬件EDAC和刷新技术提高了存储器数据的可靠性。基于这种新型硬件结构设计,分析了星载计算机的可靠性,并提出了一种星载计算机高可靠容错启动方案。该方案通过利用硬件冗余资源和软件备份屏蔽了存在故障的存储芯片及出错软件,从而引导星载计算机正常启动。实验结果表明,该方案有效地屏蔽了常见的星载计算机启动故障,提高了星载计算机的可靠性。 相似文献
4.
本文是在充分研究了智能故障诊断、容错控制以及可靠性理论的前提下,运用FPGA、Nios处理器、控制理论、人工智能等相关知识,提出了一个能在实际的网络系统中提高服务器运行可靠性的有效方法——温备份智能容错系统。该方法使用Nios软核处理器以及FPGA的优点,运用SOPC Builder工具设计了一个智能仲裁器的核心部件。该仲裁器能够智能地获取服务器的状态、同步服务器的内容以及控制服务器的开启和关闭。从而提高了系统的可靠性,延长了服务器的使用寿命。本文给出了该方法的实现模型及详细实现步骤。 相似文献
5.
容错并行处理系统结构研究 总被引:5,自引:1,他引:4
传统的双冗余、三冗余和四冗余等容错计算机技术和容错计算机软硬结构不灵活并且可靠性/价格比较低,本文提出的五种容错并行处理系统无论可用性、丢失任务数和结构灵活性都显著好于前者,尤者分布式(3.1)和(2.1)概念冗余结构更具魁力,是高可靠并行处理系统的最佳结构选择。 相似文献
6.
7.
简要回顾了容错技术的发展过程并分析了不同故障模型下系统的客错方式.对于瞬时故障、间歇性故障的容错可采用软件冗余方法,在实时嵌入式系统中采用软件容错时必须考虑任务的可调度性;而永久性故障则采用硬件冗余方法来解决.在此基础上,描述了一种实时双机嵌入式容错系统的模型,研究了构建容错系统需要解决的双机同步、故障检测及仲裁切换等关键问题和相应的解决方法. 相似文献
8.
基于容错技术的处理器设计 总被引:1,自引:0,他引:1
如何提升处理器本身的容错性能,使其能够更好地应用于各种复杂多变的环境,已经成为当前研究的热点;对于这一问题,可以将故障屏蔽技术(三模块冗余,校正器)和故障恢复技术(多数表决恢复,检查点)综合应用到处理器的容错设计中;以VHDL代码实现的8051处理器为研究对象,综合采用上述方法设计容错处理器,并在仿真环境下采用故障注入的方法对其容错性能进行测试和验证;研究表明采用这些技术可以构造具有良好可信性和稳定性的容错处理器。 相似文献
9.
同时多线程处理器允许多个线程同时执行,一方面提高了处理器的性能,另一方面也为通过线程冗余执行来容错提供了支持.冗余多线程结构将线程复制成两份,二者独立执行,并比较结果,从而实现检错或者容错.冗余多线程结构主要采用ICOUNT调度策略来解决线程间资源共享问题.然而这种策略有可能造成"饥饿"现象,并降低处理器吞吐率.提出一... 相似文献
10.
容错MIMD系统是目前国际国内重点研究的新型容错计算机体系结构之一,其典型结构(多处理机/多计算机系统)在复杂及高速实时领域已经得到了应用。本文着重讨论了分布式硬件冗余SISD系统和硬件冗余MIMD系统的硬件结构、软件环境及其软件自修理方面的问题。 相似文献
11.
基于嵌入式系统理论和容错系统体系结构,结合故障—安全电路的设计理念,提出了一种单芯片多软核系统的设计方法,并给出基于FPGA的二乘二取二安全系统的设计方案,详细介绍通过Actel Fusion StartKit数模混合FPGA实现的方法。 相似文献
12.
13.
14.
15.
16.
17.
演化硬件的自修复特性能够有效解决电路系统的可修复性故障,但演化硬件存在电路演化速度慢、演化成功率不高的缺陷,如何在修复约束期限内完成电路演化成为关键难点。提出一种基于演化硬件的实时系统容错架构,通过建立故障树实时监测电路故障,利用故障补偿机制维持系统正常运行,并采用演化硬件技术修复电路故障,实现故障的在线实时修复。采用FPGA构建容错系统测试环境,通过随机故障注入对比验证不同演化算法的自修复能力,实验结果表明,在实时性约束下故障电路的修复率达到95%,有效提升了系统的稳定性和可靠性。 相似文献
18.
19.
20.
利用现场可编程门阵列(FPGA)设计PCI总线仲裁器,以适应各种不同要求的应用场合。遵循总线仲裁循环优先级算法原则.选用分布式仲裁结构.利用VHDL语言将PCI总线、总线仲裁器和功能模块进行联合优化设计.实现基于FPGA的PCI总线仲裁器。 相似文献