|
|||||
|
|
| 功耗和时延双重驱动的VLSI布局算法 | |
| 引用本文： | 孔天明,洪先龙,乔长阁.功耗和时延双重驱动的VLSI布局算法[J].半导体学报,1998,19(1):54-60. |
| 作者姓名： | 孔天明 洪先龙 乔长阁 |
| 作者单位： | 清华大学计算机科学与技术系 |
| 摘 要： | 针对超大规模的门阵列和标准单元电路，本文提出一种功耗和时延双重驱动的ＶＬＳＩ布局算法．以往发表的布局算法中，很少能够同时处理功耗和时延的双重约束．在以往的时延驱动布局算法中，仅有一个算法［３］能够处理超大规模的电路；该算法尚存在以下问题：１）其基本思想只能处理组合电路；２）延迟模型过于简单，因而不适合深亚微米工艺；３）该算法不是基于全路径的．我们的算法克服了这些问题，能够精确地控制最长路径延迟，同时保证优秀的布局质量和功耗的均匀分布．而且，对于超大规模的电路，我们的算法是同类算法中最快的． |
| 关 键 词： | VLSI 超大规模 集成电路 |
| 本文献已被 CNKI 维普 等数据库收录！ | |
| 点击此处可从《半导体学报》浏览原始摘要信息 | |
| 点击此处可从《半导体学报》下载全文 | |
