| 基于FPGA和VHDL的高精度数字频率计研究与设计 |
| |
| 引用本文： | 晏细兰,谢景明,熊茂华.基于FPGA和VHDL的高精度数字频率计研究与设计[J].计算机光盘软件与应用,2014(15):91-94. |
| |
| 作者姓名： | 晏细兰 谢景明 熊茂华 |
| |
| 作者单位： | 广州番禺职业技术学院 信息工程学院 |
| |
| 基金项目： | 广州市第二批市教育系统创新学术团队项目“移动互联网游戏公共开发平台的研究”(项目编号:13C18) |
| |
| 摘 要： | 本文设计实现了一种高精度数字频率计。频率计核心部分的设计采用了基于FPGA大规模可编程逻辑器件的EDA设计技术。根据直接测频原理建立数字频率计的系统结构框图,自顶向下把数字频率计按照实现功能的不同划分成多个子功能模块并用VHDL程序实现了每个子模块的功能,最后将各个模块级联起来构成数字频率计顶层电路。设计的频率计信号频率测量范围为1Hz~10MHz。在QUARTUS II平台软件平台上完成数字频率计的软件设计和仿真,结果表明所设计的数字频率计达到了设计精度要求,并且各项性能指标符合设计要求。
|
| 关 键 词： | EDA技术 数字频率计 FPGA VHDL Quartus II |
| 本文献已被 CNKI 等数据库收录！ |
|
