基于CPLD的出租车计费器系统的研究与设计

针对传统基于单片机设计的出租车计费器系统的诸多不足,提出了一种利用VHDL设计的基于CPLD的出租车计费器系统的设计方案。该方案模拟了出租车的启动、停止、暂停、换挡等功能,并用动态扫描电路显示出租车所走的里程及其所需要的费用。所有源程序均在QuartusⅡ9.0下实现编译、仿真,可实现自动计费、自动计程及实时显示等功能。由于使用CPLD芯片,因而具有外围电路少、灵活、功能强、可靠性高、成本低等优点,可用于实际的出租车计费系统。     

基于FPGA的数字秒表设计与实现

在Quartus II软件平台的基础上,基于VHDL语言及图形输入,采用FPGA设计了一款数字秒表,同时,给出了数字秒表系统设计方案及各个功能模块的设计原理。通过对系统进行编译、仿真,并下载到Cyclone系列EP2C5Q208C8器件中进行测试,结果表明,本设计能实现计时显示、启停、复位及计时溢出报警功能。     

基于VHDL语言的交通灯控制系统设计

用VHDL语言设计交通灯自动控制系统,并利用QuartusⅡ软件平台对设计系统进行仿真、编译,并下载到目标芯片的开发系统上（选用Cyclone系列EPIC6Q240C8芯片）。由于生成的是集成化的数字电路,没有传统设计中的接线问题,所以故障率低、可靠性高。     

基于EDA层次化设计方法的出租车计费器设计

出租车计费器一般采用以单片机为核心的设计方法,设计不够灵活方便。为此,在此介绍了采用EDA技术的层次化设计方法设计出租车计费器的方法。即用VHDL编写各个功能模块,实现低层设计;用原理图输入方式描述各模块间的关系,实现顶层设计。采用FPGA可编程逻辑器件为系统控制单元,无需添加外围电路,更新功能仅需修改软件。实验表明,该设计方法简单快捷,所设计的系统性能可靠。应用该方法设计的数字电子系统具有很强的灵活性。     

模糊增益P型迭代学习控制器的FPGA实现

针对非线性系统模型在P型迭代学习过程中,固定不变的学习增益会使学习系统的收敛速度很慢,鲁棒性差,提出采用模糊推理来整定P型迭代学习增益的方法,即提高了鲁棒性又保证了精度,并利用FPGA完成模糊增益P型迭代学习控制器的设计。通过理论分析和硬件测试验证了该方法的有效性,并 且得出该方法的学习速度与学习效果均优于传统学习系统的结论。     

CPLD在数字频率计设计中的应用

文章论述了基于单片机和CPLD的等精度数字频率计的设计方法,等精度的测量方法具有较高的测量精度和整个频率区域保持恒定测试精度的特点。该频率计利用单片机完成整个测量电路的数据处理、测试控制和显示输出,利用CPLD来实现频率、周期、脉宽和占空比的测量计数。本频率计包括硬件电路和软件编程两部分,硬件电路主要包括电源模块、输入信号整形模块、键控制模块、显示模块、单片机和CPLD模块。CPLD采用vHDL硬件描述语言,单片机采用C语言编程。     

8FSK调制码变换器的FPGA设计

介绍了8FSK调制的原理,给出了8FSK调制码变换器主要模块的FPGA实现方法。该变换器运用VHDL编程,以Quartus Ⅱ作为软件仿真工具,下载到ALTERA公司ACEX系列FPGA芯片EP2C35F67C6上实现了8FSK调制码变换器。该变换器用于数字频带系统中,具有较高的频谱利用率。     

基于CPLD的线阵CCD驱动电路的设计

针对传统CCD驱动电路存在的不足,尤其是当驱动电路工作在较高频率时易产生严重干扰,系统工作不稳定,我提出了一种线阵CCD驱动电路的设计方案,该方案运用CPLD技术来设计产生ILX526A图像传感器的驱动时序.采用MAXPLUSⅡ开发系统,运用硬件描述语言VHDL对CPLD进行编程,然后进行仿真,并进行了实验的研究.仿真和试验结果表明,该驱动电路具有通用性,对程序稍作修改,就可以实现其他型号的CCD驱动电路的设计,因此该方案对CCD驱动电路的设计具有相当重要的参考价值.     

利用VHDL设计扩频通信系统中Gold码

在目前的扩频通信系统中,伪噪声序列(PN码)起着至关重要的作用.经过调查研究,m序列作为一种性能非常优越的伪噪声序列,在扩频通信中应用非常广泛,由于m序列优选对构成的平衡Gold序列作为扩频所用的PN码更加简单,所以采用以硬件描述语言VHDL为系统逻辑描述方法完成的GOLD码的设计比传统方式更加易于操作.     

基于FPGA的贪食蛇游戏设计

随着社会的发展,游戏的易携性越来越受到人们的关注,基于嵌入式平台的游戏设计迅速崛起。FPGA因其高速度、高精度等功能特性,被越来越多的游戏开发者所接受。该设计利用FPGA来驱动16×16 LED点阵实现贪食蛇游戏,玩家通过4个方向键控制贪食蛇不断地吞食点阵上随机出现的老鼠,贪食蛇的长度也随之加长,7段数码管实时显示玩家得分。该设计采用VHDL语言,在FPGA实验平台上实现了该贪食蛇游戏。经测试,游戏运行良好,可进一步推广使用。