四阶连续时间正交带通ΣΔ调制器的设计 |
| |
引用本文: | 汤黎明,吴建辉.四阶连续时间正交带通ΣΔ调制器的设计[J].电子器件,2010,33(1):58-61. |
| |
作者姓名: | 汤黎明 吴建辉 |
| |
作者单位: | 东南大学电子科学与工程学院,南京,210096 |
| |
摘 要: | 介绍一个适用于低中频架构的四阶连续时间正交带通ΣΔ调制器的设计,通过采用复数积分器代替传统的谐振器,优化了调制器的噪声整形性能。调制器采用开关电容反馈DAC来减少对时钟抖动的敏感度。电路设计采用smic0.13mixed-signalCMOS工艺,仿真结果表明,在12MHz采样频率下,调制器的信号噪声失真比可达到78dB,其信号带宽为200kHz,中心频率在200kHz。
|
关 键 词: | ΣΔ调制器 复数积分器 时钟抖动 开关电容DAC |
本文献已被 CNKI 维普 万方数据 等数据库收录! |
| 点击此处可从《电子器件》浏览原始摘要信息 |
|
点击此处可从《电子器件》下载全文 |
|