离散小波变换的VLSI设计 |
| |
引用本文: | 周汀,陈旭昀,章情苓,闵昊.离散小波变换的VLSI设计[J].半导体学报,1997,18(3):180-183. |
| |
作者姓名: | 周汀 陈旭昀 章情苓 闵昊 |
| |
作者单位: | 复旦大学专用集成电路与系统国家重点实验室 |
| |
摘 要: | 在本文中,我们提出了一种离散小波变换(DWT)及其逆变换(IDWT)的VLSI结构,这一结构利用DWT/IDWT的结构和数值特性大大降低了系统的实现规模,同时由于采用了并行流水线和平衡数据通道等技术,可以获得每个时钟两个数据的处理速度和五个时钟节拍的流水线时延.基于硬件描述语言VHDL的模拟和综合结果表明,采用1.5μmCMOS工艺时,电路的规模为5058单元面积,在最坏情况下,最高时钟频率约可达55MHz,数据处理速度达到110Mpoints/s.
|
关 键 词: | VLSI 设计 离散 小波变换 |
本文献已被 CNKI 维普 等数据库收录! |
| 点击此处可从《半导体学报》浏览原始摘要信息 |
|
点击此处可从《半导体学报》下载全文 |
|