首页 | 官方网站   微博 | 高级检索  
     

时序逻辑电路ASIC化PLA模型设计法(一)
引用本文:李景华,张建萍.时序逻辑电路ASIC化PLA模型设计法(一)[J].电气电子教学学报,1998,20(4):48-52.
作者姓名:李景华  张建萍
作者单位:东北大学!沈阳110006
摘    要:专用可编程集成电路(ASICApplicationSpecificIntegratedCircuit)是速度快、集成度高、用户可编程的逻辑器件。近几年,在数字系统和计算机外围接口电路设计中ASIC得到了广泛的应用。本文给出的用PLA模型设计时序逻辑电路的方法不同于传统的时序电路设计方法,更适用于ASIC实现时序逻辑电路。文中给出了经过仿真和验证、功能正确的设计实例电路。

关 键 词:时序逻辑电路  ASIC  PLA  模型  加法器  逻辑电路
本文献已被 CNKI 维普 等数据库收录!
设为首页 | 免责声明 | 关于勤云 | 加入收藏

Copyright©北京勤云科技发展有限公司    京ICP备09084417号-23

京公网安备 11010802026262号