一种基于FPGA压缩DFA的高速正则表达式匹配算法

正则表达式匹配技术在网络应用中面临两方面的制约,一方面,复杂或大规模规则导致DFA存储空间急剧膨胀,现有的内存容量难以支撑;另一方面,传统计算机架构的DFA处理能力有限,很难满足高速网络流的线速处理需求。因此,提出一种基于FPGA使用改进游程编码压缩DFA的高速正则表达式匹配算法。实现了基于改进游程编码的DFA引擎架构、分组存储与多路并行比较器技术。该算法不仅具有游程编码的压缩效果,而且压缩后的DFA实现一次状态转移只需2个时钟周期。     

一种压缩DFA的高效FPGA实现

目前,面向网络流实时处理的正则表达式匹配技术面临两方面的挑战:一方面,复杂或大规模规则集会导致DFA存储空间爆炸的问题;另一方面,传统计算机的串行DFA匹配技术很难满足对高速主干网的线速深度包检测。本文提出了一个基于改进游程编码的DFA压缩算法,并在FPGA上高效实现了该压缩DFA的匹配引擎。测试结果表明规则集的单个DFA的吞吐率均大于800Mbps,在FPGA块内存最大利用率情况下的理论最大吞吐率达到49.5Gbps。     

酒用物联网RFID标签EPC编码技术研究与应用

统一合理的RFID标签EPC编码方案是构建酒用物联网的关键技术之一,本文通过对RFID标签的存储区域、RFID标签的EPC编码结构和编码特点的进行研究,提出了一种通用的、合理的、高效的和可扩展的RFID标签EPC编码方案.此方案采用了独立性强、通用性强的EPC96位通用标识符(GID-96)编码方案,对EPC编码进行了合理的分配和标识,以及对EPC编码生成进行了合理的设计.通过其在基于RFID的白酒产品追溯的生产管控系统上应用,证明了该方案的可行性.     

求解可满足性问题的改进的模拟退火算法

该文为可满足性问题的高效近似求解提出了改进的模拟退火算法。数值实验表明,对于该文随机产生的测试问题例,改进的模拟退火算法完全胜过局部搜索算法、模拟退火算法以及目前国际上流行的WSAT算法。     

一种基于MANET的多路径优化路由算法

针对AOMDV协议的多路径路由机制和特点,提出一种基于带宽、时延与链路拥塞度约束的多路径优化路由算法。仿真实验结果表明,对于中低速动态的MANET网络环境,算法能在一定程度上延长网络生存时间以及提高分组投递率。