原理图输入方法设计32位超前进位加法器

本文介绍了用原理图输入方法设计一款图象处理ASIC芯片中乘加单元的核心运算部件——32位超前进位加法器，出于速度(时延)和面积折衷优化考虑，它以四位超前进位加法器和四位超前进位产生器为基本设计单元级联而成，因此该电路具有速度和面积的折衷优势。选择原理图输入方法，是考虑到本电路复杂度不高，而原理图输入可控性好，效率高，可靠性强且直观，可以熟悉较底层的结构。文章先给出电路的设计实现，并且是先设计四位超前进位加法器，再提出32位超前进位加法器的设计思想和设计原理，然后再通过测试文件的逻辑验证正确。本设计的所有内容，都将在SUN工作站上Cadence工具Schematic Composer中完成。     

一种改进型高性能电流舵电荷泵电路设计

提出一种改进型高性能单端电荷泵电路 ,该电路基于电流舵结构 ,使用运放将偏置电路与充放电电路分开。该电路具有低的输出抖动、宽的电源范围 ,使用级连电流镜像消除过冲注入电流。基于 CMOS0 .3 5工艺 ,用 SPECTRE对该电路进行仿真 ,改进后的电路可消除 1.2 m A的注入电流 ,稳定工作在 2 5 /12 .5 MHz下 ,其最低工作电压为 2 .2 V,静态功耗为 0 .44m A,达到设计目标。     

FIFO在多级滤波图像处理ASIC芯片中的设计应用

描述了多级滤波图像处理ASIC芯片的体系结构,针对该芯片的数据缓冲存储问题,通过控制模块对一个输入FIFO和三个输出FIFO的协调控制,高效地实现了多路数据的实时处理和传输。结合应用要求,一个异步FIFO对输入数据缓冲存储,使快速数据通道与慢速数据输入相匹配;三个同步FIFO,分别对应单级1×3、两级1×3级联(相当于1×5)和三级1×3级联(相当于1×7)滤波模板的图像数据输出缓存,分时复用一路输出总线。仿真结果表明设计是正确且有效的。