针对SoC的软硬件联合仿真方法

片上系统(System on Chip,SoC)是芯片设计的发展趋势,仿真与验证是芯片设计中最复杂、最耗时的环节之一。基于传统的数字电路验证方式对SoC设计验证效率低下的问题,提出了一种低耦合度的软/硬件联合仿真方法。软件调试过程的打印信息语句被微处理器仿真模型执行时,将向通用输入输出(General Purpose Input/Output,GPIO)输出相应的字符串,监视器模块检测GPIO的输出,并还原字符串信息,构建了软/硬件联合仿真。SoC设计实践证明,该方法大大减少了仿真的工作量,是一种非常实用有效的SoC仿真方法。     

高性能FFT设计与实现

快速傅里叶变换（FFT）在数字信号处理领域得到广泛应用，采用ASIC实现FFT变换可以实现系统高性能、低功耗、小型化。提出了FFT处理器芯片电路设计与实现方法。该芯片采用基4算法、流水线结构及16路并行运算等方法提高了处理速度，在系统时钟为80MHz的情况下，完成4096点复数FFT运算只需25μs。     

减小套圈淬火变形的措施

轴承套圈热处理后的变形情况大致可分为三类：第一类为直径变动（Vpp,）,第二类为平均直径变动（VDmp,）,第三类为平面度变动（APe）,这三类变形常常相互重叠,其中直径变动最易产生,且变动量也大,因此要控制淬火变形,主要是设法减少套圈的直径变动量。1套圈淬火变形的因素（1）轴承钢中原始组织缺陷和退火后造成的组织中碳化物大小、分布不均匀都将导致淬火变形。（2）淬火时热应力和组织应力越大,淬火变形就越大。热应力和组织应力中包括：加热温度、加热速度和均匀性,冷却速度和均匀性,冷却介质温度等。（3）套圈车加工时残…     

SoC逻辑综合阶段的时序收敛方法

在现代深亚微米专用集成电路(ASIC)设计流程中,为使电路性能达到设计者的预期目标,并满足电路工作环境的要求,必须对一个电路设计进行诸如时序、面积和负载等多方面的约束.针对当前SoC设计综合面对的挑战,结合实际项目中的经验,提出了一种有效的对序收敛方法.该方法通过合理利用锁存器的特点设置虚假时钟占空比以及硬化时钟管理模块等方法,能够有效地改善时序,得到了预期的综合结果;从而降低了后端设计难度,减少了整个后端流程的反复时间,加快了设计周期.     

空间域和频率域相结合的数字水印

为了嵌入更多的水印数据和减小数字图像的失真，提出了一种新颖的空间域和频率域相结合的数字水印方法。根据使用者的需求和数据重要性，将水印图像分成两部分，分别嵌入到原始图像的空间域和频率域，并对嵌入不同尺寸的水印图像的结果进行比较。提出的水印方法具有以下优点：更多的水印数据被嵌入到原始图像中，因此容量增加；水印被分成两部分，使得安全性增加。对水印分离策略的复杂化，可增加攻击者重构水印的难度。另外，为了增强鲁棒性可对水印数据进行随机置乱操作以抵抗剪切等信号处理操作。     

基于DWT的彩色数字水印算法

本文提出了一种基于离散小波变换(DWT)的彩色图像数字水印算法,该算法在提取过程中无需使用原始图像和其它参数,可以根据原始图像的特征自适应地调节水印的嵌入强度。     

一种基于相位的音频数字水印算法

提出了一种基于相位的音频数字水印算法。该方法结合入耳的听觉特性，将经过处理的水印信号嵌入分帧语音信号傅立叶变换后的相位系数中，具有较好的不可觉察性。实验结果表明，该算法对一般的信号处理具有一定的鲁棒性。