基于FPGA的手写数字BP神经网络研究与设计

手写数字逆向传播（Back Propagation,BP）神经网络由输入层、隐藏层、输出层构成。训练数据是MNIST开源手写数字集里60?000个样本,BP算法由随机梯度下降算法和反向传播算法构成,采用network小批量数据迭代30次的网络学习过程,训练出合适的权重和偏置。利用现场可编程门阵列（Field Programmable Gate Array,FPGA）硬件平台,Verilog代码实现BP算法、时序控制各层网络训练状态、Sigmoid（S型）函数及导数线性拟合是设计重点。初始化均值为0,方差为1的高斯分布网络权重和偏置,采用小批量数据个数[m]为10,学习系数[η]为3,在系统中输入样本及标签利用Quartus13.0和modelsim仿真与分析,工程运行迭代30次时间是4.5 s,样本识别正确率是91.6%,与软件python2.7相比满足了硬件设计的实时性和手写数字识别的高准确率。     

基于FPGA的Sobel边缘检测算法实现及VGA显示

针对已有的边缘检测算法存在的问题,本文采用Verilog语言对Sobel边缘检测算法进行研究。给出Sobel算法的现场可编程门阵列(Field-Programmable Gate Array,FPGA)实现方案,分析了视频图形阵列(video graphics array,VGA)显示图像的工作机理,构造了完整的电路模型,并在Altera的Cyclone II系列FPGA芯片上进行仿真及硬件调试,同时以实际算例进行仿真分析。仿真结果表明,基于FPGA的Sobel算法实现与VGA显示技术相结合,不仅实现了在VGA上快速显示图像边缘检测结果,而且与串行相比,检测速度提高了9倍,保证检测结果的准确性。该研究为应用于嵌入式设计的图像边缘检测提供了方法和策略,具有实际应用价值。     

卷积神经网络数字识别系统的FPGA实现

数字识别所依靠的经典网络模型主要为BP神经网络和卷积神经网络。相比较，卷积神经网络的识别效果更好，更适合处理图像识别问题。目前，卷积神经网络多为软件实现，而硬件有着并行性与速度快的优点。因此，意图以硬件描述语言（Verilog）实现卷积神经网络，在保证在高识别率的情况下，充分挖掘硬件实现的优点。通过研究网络的工作原理及结构，构造完整电路模型，给出了现场可编程门阵列（Field-Programmable Gate Array，FPGA）的实现方案。卷积神经网络通过反向传播训练MNIST数据库中60?000幅数字样本图片，提取准确率最高的权重与偏置，再进行网络的前向传播，完成数字识别。完整过程借助ModelSim和Quartus II仿真工具实现。仿真结果表明，全部样本在100?MHz时钟下训练耗时50?ms，相较软件实现而言，速度明显提高，满足硬件设计的实时性，且准确率较高，可达95.4%。该研究为应用于嵌入式设备的图像识别提供了方法和策略，具有实际应用价值。