高性能处理器的差错校正技术

随着芯片密度的不断增加和对可靠性要求的不断提高,高性能处理器的容错设计越来越受到关注.对近年来高性能处理器的差错校正技术进行了分析和比较,它们被分为时钟级差错恢复、指令级差错恢复、线程级差错恢复以及重构等4类,研究对象包括研究方案、原型和产品.研究结果表明,以片上多处理器和/或同时多线程为特征的高性能处理器除了沿用传统的容错技术之外,多以固有的、旨在为改善性能而重复设置的硬件资源为基础来设计容错机制和调度方案.     

芯片级系统的在线测试技术

在线测试是基本容错技术之一．把在线测试技术概括为差错控制码、重复与比较、在线监督等3类，对其发展历史进行了回顾，重点是20世纪90年代以来的成果，包括芯片设计方案、原型及产品．研究结果表明，在线测试技术已经融入了高性能处理机芯片的设计之中．     

工业用现场总线物理层标准中的双相码

IEC61158-2是适合于恶劣工业环境使用的工业现场总线物理层标准,本文描述了该标准的物理层模型,模型中媒体相关子层MDS的主要功能及物理层协议数据单元PhPDU的组成,61158-2标准的导体媒质相关子层MDS使用了曼彻斯特码双相码,本文剖析了这种码型的特征,曼彻斯特码双相码所特有的一些特征,使该线路码非常适合于工业现场总线应用。     

现场总线国际标准简介和铁路信号系统用现场总线的研究

文章首先介绍了现场总线的定义、现状、使用意义和国际标准的制定情况;然后简要介绍了现场总线国际标准IEC61158—2:物理层规范和服务定义;最后介绍了铁路信号消息传输现场总线的研究,提出了针对铁路信号系统的准故障安全概念。     

采用EPROM组成可变序列网络

<正> 一、引言序列网络的功能是产生二进制序列或检测二进制序列。传统的序列网络基本上是由移位寄存器、解码或编码逻辑电路以及产生移位脉冲的时钟发生器所组成。此外,还必须设计一个逻辑电路来置初始状态,其结构框图如图1所示。图1a 是一个对给定的二进制序列进行解码的序列滤波器;图1b 是一个根据输入函