一种高性能的新结构IGBT

提出了一种低功率损耗的新结构IGBT.该新结构的创新点在于其复合耐压层结构,该耐压层包括深扩散形成的n型缓冲层和硼注入形成的透明背发射区两部分.虽然在正常工作条件下,该新结构IGBT工作于穿通状态,但器件仍具有非穿通IGBT(NPT-IGBT)的优良特性.该新结构IGBT具有比NPT-IGBT更薄的芯片厚度,从而可以获得更好的通态压降和关断功耗之间的折衷.实验结果表明:与NPT-IGBT相比较,新结构IGBT的功率损耗降低了40%.     

源区浅结SOI MOSFET的辐照效应模拟

研究了源区浅结的不对称SOI MOSFET对浮体效应的改善,模拟了总剂量、抗单粒子事件(SEU)、瞬时辐照效应以及源区深度对抗辐照性能的影响.这种结构器件的背沟道抗总剂量能力比传统器件有显著提高,并且随着源区深度的减小,抗总剂量辐照的能力不断加强.体接触不对称结构的抗SEU和瞬时辐照能力优于无体接触结构和传统结构器件,这与体接触对浮体效应的抑制和寄生npn双极晶体管电流增益的下降有关.     

一种流水线型ADC的时序改进技术研究

对一种流水线型模数转换器(ADC)的时序电路进行了改进研究。改进时序延长了余量增益单元MDAC部分加减保持相位的时长,可以在不增加功耗与面积的情况下,将一种10位流水线型ADC在20 MS/s采样率下的有效位(ENOB)从9.3位提高到9.8位,量化精度提高了5%;将该ADC有效位不低于9.3位的最高采样率从21 MS/s提高到29 MS/s,转换速度提高了35%。ADC的采样频率越高,改进时序带来的效果越显著。该项技术特别适用于高速高精度流水线型ADC,也为其他结构ADC的高速高精度设计提供思路。     

PECVD淀积介质层对MOSFET性能的影响

通过对nMOS器件随天线比增加的阈值电压漂移、跨导变化，MOS电容在TDDB测试后的QBD退化分析来评估在RIE（Reactive Ion Etching）金属前PECVD-TEOS预淀积保护介质层的保护作用，实验结果表明此介质层没有起到足够的保护作用，反而会由于更长的等离子体工艺时间产生更严重的损伤问题。传统的电荷在硅片表面积累理论不足以解释此现象，本文从高能电子隧穿作用来分析此性能退化的原因。     

具有应变沟道及EOT 1.2nm高性能栅长22nm CMOS器件

深入研究了亚30nm CMOS关键工艺技术,特别是提出了一种新的低成本的提高空穴迁移率的技术--Ge预非晶化S/D延伸区诱生沟道应变技术,它使栅长90nm pMOS空穴有效迁移率在0.6MV/cm电场下提高32%.而且空穴有效迁移率的改善,随器件特征尺寸缩小而增强.利用零阶劳厄线衍射的大角度会聚束电子衍射分析表明,在沟道区相应的压应变为-3.6%.在集成技术优化的基础上,研制成功了高性能栅长22nm应变沟道CMOS器件及栅长27nm CMOS 32分频器电路(其中分别嵌入了57级/201级环形振荡器),EOT为1.2nm,具有Ni自对准硅化物.     

PDSOI静态随机存储器的总剂量辐照加固

对PDSOI CMOS 器件及电路进行总剂量辐照的加固势必会引起其性能下降,这就需要在器件及电路加固和其性能之间进行折中.从工艺集成的角度,对PDSOI CMOS器件和电路的总剂量辐照敏感区域:正栅氧化层、场区氧化层及埋氧层提出了折中的方法.采用此种方法研制了抗总剂量辐照PDSOI SRAM ,进行总剂量为2×105 rad(Si)的辐照后SRAM的各项功能测试均通过,静态电流的变化满足设计要求,取数时间:辐照前为26.3 ns;辐照后仅为26.7 ns.     

PDSOI CMOS SRAM单元临界电荷的确定

PDSOI CMOS SRAM单元的临界电荷(Critical Charge)是判断SRAM单元发生单粒子翻转效应的依据.利用针对1.2μm抗辐照工艺提取的PDSOI MOSFET模型参数,通过HSPICE对SRAM 6T存储单元的临界电荷进行了模拟,指出了电源电压及SOI MOEFET寄生三极管静态增益β对存储单元临界电荷的影响,并提出了在对PDSOI CMOS SRAM进行单粒子辐照实验中,电源电压的最恶劣偏置状态应为电路的最高工作电压.     

深亚微米抗辐照PDSOI nMOSFET的热载流子效应

基于中国科学院微电子研究所开发的0.35 μm SOI工艺,制备了深亚微米抗辐照PDSOI H型栅nMOSFET.选取不同沟道宽度进行加速应力实验.实验结果表明,热载流子效应使最大跨导变化最大,饱和电流变化最小,阈值电压变化居中.以饱和电流退化10%为失效判据,采用衬底/漏极电流比率模型,对器件热载流子寿命进行估计,发现同等沟道长度下,沟道越宽的器件,载流子寿命越短.     

MOSFET模型＆参数提取

器件模型及参数作为工艺和设计之间的接口，对保证集成电路设计的投片成功具有决定意义。本文介绍了电路模拟中常用的几种MOSFET模型，并着重探讨了使用自动参数提取软件提取一套准确的模型参数的具体工作步骤。     

高性能42nm栅长CMOS器件

研究了20～50nm CMOS器件结构及其关键工艺技术,采用这些创新性的工艺技术研制成功了高性能42nm栅长CMOS器件和48nm栅长的CMOS环形振荡器.在电源电压VDD为±1.5V下,NMOS和PMOS的饱和驱动电流Ion分别为745μA/μm和-530μA/μm,相应的关态漏电流Ioff分别为3.5nA/μm和-15nA/μm.NMOS的亚阈值斜率和DIBL分别为72mV/Dec和34mV/V,PMOS的亚阈值斜率和DIBL分别为82mV/Dec和57mV/V.栅长为48nm的CMOS 57级环形振荡器,在1.5V电源电压下每级延迟为19.9ps.