并行区域分割包分类算法

网络包分类技术是下一代路由器、防火墙、QoS保证机制实现、网络信息检测等设备的关键技术,在区域分割思想基础上，并在FPGA内实现的并行区域分割包分类算法是一种基于共享存储器和并行处理单元的高速网络包分类算法；它主要包括区域分割思想的存储器映射方法和两级、多通道并行处理技术两大部分．     

基于FPGA的32位整数微处理器的设计与实现

CPU“软核”可以根据实际应用需要进行剪裁，因而CPU软核设计是soC设计实现的重要部分．在FPGA内部设计和调试完全嵌入式的整数微处理器软核，不仅涉及到通常CPU必需的算术逻辑累加器、寄存器堆、指令缓冲、跳转计数、指令集及指令编译等方面的设计实现，还要针对FPGA内部的结构特点对设计进行分析优化，例如流水线结构的选择、关键路径延迟的折衷平衡以及整体调试等．在Virtex1000FG680-4FPGA上设计实现的32位RISC整数微处理器，运行时钟频率可达30MHz，实现150条指令，占用FPGA逻辑资源7％．     

区域分割包分类算法的优化实现

包分类就是根据到达数据包的包头信息将包按一定规则进行分类的过程，包分类技术是下一代路由器、防火墙、QoS保证机制实现、网络信息检测等设备的关键技术。区域分割包分类算法是目前多种分类算法中较为有效的算法之一。根据给定分类规则集的特点对算法进行优化实现是区域分割包分类算法的核心研究内容，它包括高效率的区域优化分割准则和在分割后小区域内的单域化线性查找两部分。优化实现不仅保证算法具有良好的时间和空间性能，而且极大地降低了规则数增加对算法性能的影响。仿真实验结果表明区域分割包分类算法在一定规则数范围内每秒能处理3-6M个IP包头，具有O(d）的时间复杂度(d为域的个数)和O(dN)的空间复杂度(N为规则数)。区域分割包分类算法支持规则集的实时更新。     

BEPCⅡ快亮度监测系统的信号处理

针对北京正负电子对撞机(BEPCⅡ)逐束团（bunch-by-bunch）亮度监测系统需求,设计了高速亮度信号的采集、存储和显示系统。实现了4ns束团间隔亮度信号的放大甄别、远距离传输、反符合判别,以及对应束团亮度信号的累加,利用乒乓存储技术解决了高数据产生率和CAMAC低数据读出率间的矛盾。测试结果表明,该设计能够满足BEPCⅡ4ns间隔的逐束团亮度监测系统的要求。     

自相似网络业务流量的研究与实现

为了准确测试和评估网络交换设备及其调度算法的性能,一个能够真实反映实际网络业务流量特点的业务流量产生系统是十分必要的。近年来通过对大量网络业务流量的测量和分析,人们认识到网络业务流量呈现为长相关、自相似的特性,而非泊松过程。将这一特性和现有的业务流量描述模型相结合,利用具有重尾特性的概率分布函数:Pareto分布和截尾重尾分布,构造了在宏观上表现为自相似特性的业务流量模型。针对路由交换机构调度算法的性能测试的实际需要,建立了一个可用于软件测试的网络业务流量产生系统。     

层压缩树包分类算法研究

包分类技术是下一代网络设备的关键技术之一．研究有效的包分类算法是目前网络技术领域的热门课题．层压缩树包分类算法的基本思想是：对路径压缩之后的二叉树进行层压缩，使压缩树中的节点能够按序存储在数组中．通过对数组元素跳跃式的查找快速的对包头进行分类．仿真试验结果表明该算法在较大规则数下能够实现对包头的快速分类，分类速度可以达到每秒处理接近2M个包头，具有O（d）的时间复杂度（d为域的个数）；在中等规模规则数下具有O（dN）的空间复杂度，并且其存储量优于其他算法（如Bitmap和区域分割包分类算法）．由于层压缩树算法对包头的每个域独立查找，在硬件实现上采用并行查找各个域的处理方式将使该算法的查找性能得到更大的提高．