一种新型的高效率RF-DC整流器设计

设计了一款能产生高输出电压的新型交叉耦合RF-DC整流器。为了最大化输出电压,该整流器在每个充电路径中仅经过一个MOS开关管,降低了串联损耗。采用SMIC 0.18 μm双阱CMOS工艺仿真模型模拟,在输入射频功率-13.52 dBm时,输出电压为1.66 V,转换效率达62%。     

基于阻尼系数控制频率补偿的无电容型LDO设计

基于级间密勒补偿技术,产生一个低频主极点,并通过阻尼系数控制(DFC)单元调节两个次主极点略高于单位增益频率(UGF),使得无电容型LDO开环传递函数中在UGF内只有一个极点,从而保证环路稳定性,同时又优化了系统的动态响应.基于该结构,采用HHNEC 0.25μm CMOS工艺,设计了一个1.8V 100mA的适合SoC应用的无电容型LDO.其电压降为50mV,在50μA到100mA的负载电流范围内,开环传递函数相位裕度高于55度,瞬态电压过冲值低于140mV,负载电流在最大值与最小值之间阶跃变化时,最大恢复时间为3μs,系统静态电流为40μA.     

超高速CMOS动态负载分频器设计及研究

在比较反转触发器(TFF)的各种结构的基础上,给出了一种单时钟信号控制实现超高速分频的电路结构,以及具体设计过程.分频器使用动态负载,输出两路互补信号.采用SMIC 0.18um IP6M CMOS工艺,在电源电压为1.8 V的情况下,仿真实现了工作速度10 GHz(可工作频率范围为1-13.5 GHz)、功耗仅为3.1 mW的二分频器,可用于超高速锁相环、时钟数据恢复设计中.     

用于无线传感器网络的MAC控制加速器的设计

提出了一种基于协处理器的MAC控制加速器体系结构,其特点是兼容于IEEE802.15.4协议,还能支持S-MAC、T-MAC等其它无线传感器网络MAC协议,增强了硬件的可扩展性;阐述了协处理器实现CSMA-CA算法、S-MAC和T-MAC协议的方法,并在此基础上分析了协处理器实现的CSMA-CA算法的软件时延;在FPGA上实现了整个MAC控制加速器的设计.测试结果表明:该MAC支持20~250kbps数据传输速率,支持多协议,适应IEEE802.15.4协议要求,面积仅为30567个等效门.     

适用于笔记本电脑的高性能CMOS LVDS驱动器的设计

提出了一种适用于笔记本电脑平板显示嚣接口的高性能CMOS LVDS(Low Voltage Differential Signaling)驱动器的设计方法。用高性能CMOS LVDS驱动器作I／O接口单元是减小当前CMOS工艺芯片内外速度差异的重要手段。文章着重分析了高性能CMOS LVDS驱动器的电路结构及其工作原理，采用TSMC的0．25μm CMOS工艺模型，在Cadence环境下用Spectre仿真器进行模拟，给出了该驱动器的仿真结果。     

一种用于TPMS的低功耗低频通信接收机

设计了一种用于汽车胎压检测系统唤醒和数据传输的低频通信接收机。该低频接收机为数模混合系统,包括高灵敏度的前端解调器和用于数据处理的数字基带处理器,采用了低中频结构方案和ASK非相干解调方式。该接收机基于SMIC 0.18 μm CMOS工艺和亚阈值特性进行设计。芯片的总面积为0.96 mm²。工作电压范围为2~3.6 V。在3.3 V供电下,消耗电流为4.2 μA。在125 kHz下,该低频接收机的灵敏度达到0.4 mV。     

动态可重构高速缓存结构的研究与设计

提出了一种动态可重构高速缓存结构,提升了系统性能;同时,大大降低了功耗。该结构在传统高速缓存上作少量的硬件改动,实现了高速缓存容量、块大小和关联度的动态可配置性。实验结果表明,相对于传统结构,动态可重构高速缓冲存储器在不损失性能的前提下,取得了很好的降低系统功耗的效果。     

多功能高效汉字/图形LCD控制器的设计

介绍一种新型高效的汉字/图形液晶显示控制器的设计和验证过程,研究了图形显示液晶模块更为有效的汉字显示方法,从而大大提高液晶显示汉字的效率。采用“top-down”的思想对系统进行模块层次划分,利用硬件描述语言Verilog对LCD控制器各模块进行描述和设计,并通过了ModelSim功能仿真和FPGA验证。     

LCD控制器中异步电路的设计

异步电路的设计能够解决功耗、系统速度、时钟偏移等问题,成为当前VLSI研究的热点.文章提出了4级灰度LCD控制器异步电路的设计方案,通过异步控制以消除无效操作从而降低功耗,经验证平均功耗仅为同步电路的23.7%：异步电路还实现了部分显示和滚屏等功能,加快了系统响应速度.     

适用于空间定位的粒子滤波算法研究及实现

针对传统的移动节点定位方法主要应用在二维平面内的局限性,提出一种适用于三维空间定位的粒子滤波算法.考虑到移动节点定位的实时性,将算法用硬件实现.针对粒子滤波算法运算量大、并行度低的问题,对其进行改进,降低算法的计算复杂度,采用流水线架构,使整体运算速度变高,而且资源消耗较少.通过SystemC进行架构设计,进一步提高硬件设计的效率.最后在FPGA上完成算法的硬件实现,实验结果表明改进算法与硬件实现方案有良好的定位精度,硬件消耗为6 826个逻辑单元,平均执行时间降低了约1/3.