一种HDLC数据转发的全自动硬件引擎设计

讨论了一种HDLC协议数据转发的全自动硬件设计。在SDH产品的ECC接口中采用硬件实现,通过自动控制BD的方式,实现HDLC协议的数据重新打包转发、错误处理、重发帧数据等操作,不必CPU干预。该设计实现了两个ECC口收发全双工、8个DCC口点对点同时收发的高速率、多通道设计。     

一种可重用的SoC通讯微引擎结构设计

文章讨论了一种SoC通讯处理器芯片的系统设计。该通讯处理器中包括了以太网微引擎、HDLC微引擎。为缩短开发时间，采用了可重用的结构，将每一个通讯微引擎划分为协议处理为主的位处理器和数据处理为主的字节处理器两大部分，这样在开发不同的通讯微引擎时只要对位处理器进行重新设计。而字节处理器只要做很小的修改。该设计通过了FPGA验证。     

一种新型的128路多通道HDLC引擎设计

文章讨论了在SoC通讯处理器芯片中的多通道通讯引擎的结构。该通讯处理器中包括了能处理不同通讯协议的微引擎，多通道微引擎是其中的一个，其实现采用了新的体系结构，4个32路通道独立运作，可支持多种工作模式，全部复用可以处理高达128路通道。每个32路通道内部采用了可重用的结构，分为协议处理为主的位处理器和数据处理为主的字节处理器两大部分。该设计通过了FPGA验证。